




ZAVRŠNI ISPIT IZ DIGITALNE LOGIKE

Grupa B

1	Koliko je minimalno p-kanalnih MOSFET-a potrebno da se u tehnologiji CMOS ostvari troulazni sklop ili?					
	a) 4	b) 6	c) 2	d) 5	e) 3	f) ništa od navedenoga
2	Koja od sljedećih tvrdnji vrijedi ako se na ulaz invertora ostvarenog tehnologijom CMOS dovede napon koji u pozitivnoj logici predstavlja logičku nulu?					
	a) Oba MOSFET-a ponašaju se kao uključene sklopke	b) p-kanalni MOSFET se ponaša kao isključena, a n-kanalni kao uključena sklopka	c) p-kanalni MOSFET se ponaša kao uključena, a n-kanalni kao isključena sklopka	d) Oba MOSFET-a ponašaju se kao isključene sklopke	e) Uključivanje p-kanalnog MOSFET-a ovisi o iznosu električnog otpora između ulaznog priključka sklopa i mase	f) ništa od navedenoga
3	Kako će se promijeniti dinamička disipacija nekog digitalnog sklopa ako se napon napajanja prepolovi, a frekvencija rada udvostruči?					
	a) Ostat će jednaka	b) Povećat će se 4 puta	c) Povećat će se 8 puta	d) Povećat će se 2 puta	e) Smanjit će se na pola	f) ništa od navedenoga
4	PROM kapaciteta 8×4 bita i dva multipleksora spojeni su prema slici. PROM je potrebno programirati tako da prikazani sklop ostvaruje funkciju potpunog zbrajala/odbijala, ovisno o upravljačkom signalu K (K=0 za zbrajanje; K=1 za oduzimanje). Koja vrijednost treba biti upisana u memorisku lokaciju 5 (ponuđene vrijednosti su prikazane u heksadekadskom obliku; lokacije su numerirane od 0)?					
	a) 1	b) 8	c) A	d) 5	e) E	f) ništa od navedenoga
5	Funkciju $f(A,B,C)=\Sigma m(1,4,5,6,7)$ potrebno je ostvariti uporabom dvaju konfigurablebilnih blokova (CLB) sklopa FPGA, spojenih kako je prikazano slikom. Preglednu tablicu prvog (lijevog) CLB-a označit ćemo s LUT1, a drugog (desnog) s LUT2. Što treba upisati u te pregledne tablice?					
	a) LUT1: 1,1,0,1; LUT2: 0,0,0,1	b) LUT1: 0,1,0,0; LUT2: 0,1,1,1	c) LUT1: 0,1,0,0; LUT2: 1,1,1,1	d) LUT1: 1,1,1,1; LUT2: 0,1,0,0	e) LUT1: 0,1,1,0; LUT2: 1,0,0,1	f) ništa od navedenoga
6	Na raspolaganju je 4-bitni težinski DA pretvornik s operacijskim pojačalom i težinama 8,4,2,1. Najveći otpor u težinskom dijelu iznosi $24k\Omega$, a referentni napon napajanja je 12V. Kada se na ulaz takvog pretvornika dovede podatak 9, na izlazu pretvornika dobiva se napon -8,1V. Koji će se napon dobiti na izlazu ako se na ulaz dovede podatak 5?					
	a) -7,3 V	b) -5 V	c) -4,5 V	d) -1,2 V	e) -6 V	f) ništa od navedenoga



7	Na ulaz 8-bitnog AD pretvornika sa suksesivnom aproksimacijom doveden je analogni napon koji odgovara digitalnoj vrijednosti 107. Koja će se vrijednost nalaziti u registru pretvornika nakon isteka polovice vremena potrebnog za pretvorbu?					
	a) 0	b) 128	c) 96	d) 53	e) 149	f) ništa od navedenoga
8	Memorijski modul kapaciteta 1024×8 bita ima $2 \frac{1}{2}$ D organizaciju. Od koliko se logičkih riječi sastoji jedna fizička riječ tog modula, ako se na adresni dekoder retka dovodi 5 bita adrese?					
	a) 4	b) 8	c) 5	d) 32	e) 16	f) ništa od navedenoga
9	Pomoću potrebnog broja memorijskih modula kapaciteta 512×4 bita i dodatnog dekodera potrebno je oblikovati memorijski modul kapaciteta 4096×8 bita. Koliko adresnih ulaza mora imati dekoder?					
	a) 3	b) 5	c) 1	d) 4	e) 2	f) ništa od navedenoga
10	Uz pretpostavku da na raspolaganju imamo potreban broj više znamenkastih binarnih zbrajala, koliko je još potrebno dvoulaznih logičkih sklopova I kako bismo realizirali binarno množilo koje računa umnožak 4-bitnog binarnog broja s 3-bitnim binarnim brojem?					
	a) 4	b) 24	c) 3	d) 7	e) 12	f) ništa od navedenoga
11	Na ulaz sklopa za posmak doveden je broj 101110001, a na izlazu se pojavio broj 111011100. Sklop za posmak radi sljedeće:					
	a) logički posmak za 2 mjesta u lijevo	b) aritmetički posmak za 2 mjesta u desno	c) kružni posmak za 2 mjesta u desno	d) aritmetički posmak za 2 mjesta u lijevo	e) logički posmak za 2 mjesta u desno	f) ništa od navedenoga
12	Sinkroni sekvencijski sklop sastoji se od 2 bistabila. Bistabil B1 je tipa T, a bistabil B0 je tipa D. Ako želimo da se na izlazima bistabila Q1Q0 ciklički pojavljuju brojevi 1,3,2,0 (u binarnom obliku), što moramo dovesti na ulaze tih bistabila?					
	a) $T_1 = Q_1 Q_0, D_0 = \bar{Q}_1$	b) $T_1 = Q_1 + Q_0, D_0 = \bar{Q}_1 Q_0$	c) $T_1 = Q_1 \oplus Q_0, D_0 = \bar{Q}_1$	d) $T_1 = Q_1, D_0 = Q_1 \oplus Q_0$	e) $T_1 = Q_0, D_0 = Q_1$	f) ništa od navedenoga
13	Na slici je prikazana shema sekvencijskog sklopa. Sklop je potrebno izvesti s dva D bistabila, D1 i D0. Stanja su kodirana kao Grayev kod. Što treba dovesti na ulaz bistabila D0?					
	a) $D_0 = X + Q_1$	b) $D_0 = X + Q_1 Q_0$	c) $D_0 = Q_1 Q_0$	d) $D_0 = \bar{X} + Q_1 Q_0$	e) $D_0 = \bar{X} + \bar{Q}_1 \bar{Q}_0$	f) ništa od navedenoga
14	Sinkrono binarno brojilo sa serijskim prijenosom sastoji se od 16 bistabila. Ako su zadana sljedeća vremena: $T_{\text{db}}=10$ ns, $T_{\text{setup}}=20$ ns, $T_{\text{dls}}=5$ ns, $T_{\text{očit}}=20$ ns, koliko iznosi maksimalna frekvencija impulsa takta?					
	a) 15 MHz	b) 10 MHz	c) 5 MHz	d) 1 MHz	e) 20 MHz	f) ništa od navedenoga



15	Asinkrono binarno brojilo sastoji se od 4 bistabila T s asinkronim ulazima za postavljanje i brisanje koji se aktiviraju s 1. Ulazi za postavljanje bistabila B_0 i B_1 i ulazi za brisanje bistabila B_2 i B_3 spojeni su zajedno na signal X. Ulazi za brisanje bistabila B_0 i B_1 i ulazi za postavljanje bistabila B_2 i B_3 spojeni su na 0. Koju funkciju moramo dovesti na signal X ako se želi da brojilo prolazi kroz 11 stanja?					
	a) $Q_3\bar{Q}_2Q_1Q_0$	c) $\bar{Q}_3Q_2Q_1Q_0$	e) $\bar{Q}_3\bar{Q}_2Q_1Q_0$			f) ništa od navedenoga
16	Koliko je minimalno potrebno bistabila T za realizaciju sekvencijskog sklopa koji na izlazu generira sljedeći niz brojeva: 1,2,0,0,3,3?					
	a) 6	b) 5	c) 4	d) 3	e) 2	f) ništa od navedenoga
17	Odredite maksimalnu frekvenciju 4-bitnog asinkronog binarnog brojila unaprijed (koje broji u punom ciklusu). Poznati su sljedeći parametri: $t_{db}=20$ ns, $t_{setup}=10$ ns, $t_{hold}=10$ ns, $t_{oc}=10$ ns. Frekvencije u odgovorima zaokružene su na jednu decimalu.					
	a) 33,3 MHz	b) 99,9 MHz	c) 11,1 MHz	d) 25,0 MHz	e) 66,7 MHz	f) ništa od navedenoga
18	Tri Booleove funkcije $f(A,B,C,D)=\sum m(1,5,8,9,10,11)$, $g(A,B,C,D)=\sum m(1,3,5,7,8,9)$ i $h(A,B,C,D)=\sum m(3,7,10,11)$ potrebno je ostvariti sklopom PLA tipa NI-NI. Koje su minimalne vrijednosti parametara sklopa PLA (broj ulaza \times broj sklopova NI u prvom polju \times broj sklopova NI u drugom polju)?					
	a) $4 \times 4 \times 3$	b) $4 \times 6 \times 3$	c) $3 \times 4 \times 3$	d) $3 \times 5 \times 4$	e) $4 \times 3 \times 3$	f) ništa od navedenoga
19	Na raspolažanju je trobitni posmačni registar čiji su izlazi $Q_2Q_1Q_0$, a podatak se posmiče od Q_2 prema Q_0 . Uporabom tog regista potrebno je ostvariti generator sekvence koji ciklički generira niz bitova: 1, 1, 1, 0, 1, 0, 0. Ovaj niz očitavamo na izlazu Q_0 . Uz pretpostavku da sklop ne treba imati siguran start, što se treba dovesti na ulazi S_{in} ?					
	a) $Q_2 \oplus Q_1$	b) $Q_2 \oplus Q_0$	c) $Q_2 + Q_1$	d) $Q_2Q_1Q_0$	e) $Q_1 \oplus Q_0$	f) ništa od navedenoga
20	Za neku porodicu logičkih sklopova poznato je sljedeće: širina zabranjenog pojasa na izlazu sklopa iznosi 4,2V, a širina zabranjenog pojasa na ulazu sklopa iznosi 3,4V. Uz pretpostavku da je granica istosmjerne smetnje maksimalna moguća, koliko ona iznosi?					
	a) 0,4V	b) 1,2V	c) 3,4V	d) 0,5V	e) 0,8V	f) ništa od navedenoga
21	Trobitnu funkciju majoriteta (izlaz je 1 ako je na ulazu više jedinica no nula) potrebno je ostvariti dekoderom 3/8 i logičkim sklopom ILI. Neka su ulazni bitovi a , b i c i neka su tim redoslijednom dovedeni na adresne ulaze dekodera. Neka su izlazi dekodera numerirani počevši od 0. Koje izlaze dekodera treba dovesti na sklop ILI kako bi na njegovu izlazu dobili traženu funkciju?					
	a) 3,5,6,7	b) 0,1,6,7	c) 1,2,4,7	d) 1,2,3,4	e) 2,3,4,5	f) ništa od navedenoga
22	Označimo s n_1 duljinu punog ciklusa u kojem broji 8-bitno binarno brojilo unaprijed, a s n_2 duljinu ciklusa u kojem broji 8-bitno brojilo s ukrštenim prstenom. Omjer n_1/n_2 iznosi:					
	a) 1	b) 256	c) 5	d) 64	e) 16	f) ništa od navedenoga

Ako se rješavaju, sljedeća dva zadatka moraju biti riješena u unutrašnjosti košuljice, kako je napisano uz svaki od zadataka. Zadatci se boduju jednako kao i prethodni zadatci (ali nema negativnih bodova). Zadatak mora imati prikazan postupak te konačno rješenje.

Zadatak 23. Riješiti na unutrašnjoj strani košuljice, lijevo.

Napišite VHDL model toka podataka (tj. ponašajni model, ali bez uporabe bloka *process*) multipleksora 4/1 s ulazom za omogućavanje.

Zadatak 24. Riješiti na unutrašnjoj strani košuljice, desno.

Uporabom multipleksora iz prethodnog zadatka napišite strukturni VHDL model potpunog zbrajala.