




ZAVRŠNI ISPIT IZ DIGITALNE LOGIKE


Grupa B

1	<p>Razmotrite sklop koji na ulaz dobiva 4-bitni podatak (a,b,c,d) a na izlazu generira zaštitne bitove tog podatka uporabom Hammingovog koda uz neparni paritet. Neka su zaštitni bitovi (c_1,c_2,c_4). Želimo li jednim binarnim dekoderom (i sklopom ILI) realizirati generiranje zaštitnog bita c_2, koji je minimalni dekoder s kojim to možemo ostvariti?</p> <p>a) 1/2 b) 2/4 c) 5/32 d) 4/16 e) 3/8 f) ništa od navedenoga</p>					
2	<p>Sklop za oduzimanje dvaju 4-bitnih binarnih brojeva izgrađen je pomoću 4 potpuna zbrajala i 4 invertora. Kašnjenje invertora iznosi 10 ns, a kašnjenje svakog od izlaza potpunog zbrajala (S_i i C_i) iznosi 30 ns. Koliko (u nanosekundama) iznosi ukupno kašnjenje cijelog sklopa?</p> <p>a) 130 b) 70 c) 40 d) 160 e) 280 f) ništa od navedenoga</p>					
3	<p>Pomoću 4 multipleksora 4/1 izgrađen je sklop za posmak koji, ovisno o upravljačkim signalima A_1 i A_0 podržava sljedeće operacije: za $A_1A_0=00$ nema posmaka, za $A_1A_0=01$ obavlja kružni posmak u desno za 1 mjesto, za $A_1A_0=10$ obavlja kružni posmak u lijevo za 1 mjesto te za $A_1A_0=11$ obavlja aritmetički posmak u desno za 1 mjesto. Signal A_1 spojen je na adresne ulaze više težine svih multipleksora, a A_0 na adresne ulaze niže težine. Ulazi u sklop za posmak označeni su s DI_3 do DI_0, a izlazi s DO_3 do DO_0. Što je potrebno spojiti na podatkovne ulaze $d_3d_2d_1d_0$ multipleksora koji generira izlaz DO_3?</p> <p>a) $DI_3\ DI_2\ DI_1\ DI_0$ c) $DI_2\ DI_1\ DI_0\ DI_3$ e) $0\ DI_3\ DI_2\ DI_1$ b) $DI_3\ DI_2\ DI_1\ 0$ d) $DI_3\ DI_2\ DI_0\ DI_3$ f) ništa od navedenoga</p>					
4	<p>Zadana je Booleova funkcija $f(A,B,C,D) = \sum m(5,6,7,8,9,10,11,15)$ koju realiziramo u obliku sume produkata. Broj primarnih implikanata / broj minimalnih oblika te funkcije je:</p> <p>a) 4/3 c) 4/1 e) 5/1 b) 5/2 d) 8/2 f) ništa od navedenoga</p>					
5	<p>Sklop za izdvojeno generiranje bita prijenosa:</p> <ul style="list-style-type: none"> a) može samostalno zbrojiti dva broja brže od paralelnog zbrajala b) ubrzava rad jednobitnog potpunog zbrajala c) ubrzava rad paralelnog zbrajala d) u kombinaciji s potpunim zbrajalom omogućuje zbrajanje i oduzimanje binarnih brojeva e) omogućuje zbrajanje u BCD kodu f) ništa od navedenoga 					
6	<p>Funkcije $f(A,B,C,D) = AB + AD + BCD + \bar{A}\bar{B}C\bar{D}$ i $g(A,B,C,D) = \sum m(0,1,4,6,8,12,14,15)$ potrebno je realizirati sklopom na slici. Što je potrebno upisati u memorijske lokacije počevši od nulte? Rezultati su dani u heksadekadskom sustavu.</p>  <p>a) 013ABC01 b) A3778110 c) 372768EF d) 3684747D e) 37877ABC f) ništa od navedenoga</p>					
7	<p>Funkcije $f(A,B,C,D) = \sum m(0,1,4,5,14,15)$, $g(A,B,C,D) = \sum m(2,3,4,5,14,15)$ i $h(A,B,C,D) = \sum m(0,1,2,3,14,15)$ potrebno je realizirati sklopom PLA minimalnih dimenzija (provjerite koliko je doista ulaza potrebno). Broj ulaza/broj izlaza polja I/broj izlaza je:</p> <p>a) 8/2/1 b) 3/5/1 c) 4/4/1 d) 4/5/3 e) 3/4/3 f) ništa od navedenoga</p>					

8	Statička memorija kapaciteta je 2^{12} bita. Podatkovni ulazi/izlazi memorije su D_7 do D_0 . Memorjsko polje je organizacije $2 \frac{1}{2} D$ pri čemu adresni dekoder ima 64 izlaza. Koliko je logičkih riječi pohranjeno u jednoj fizičkoj riječi takve memorije?					
	a) 64	b) 1	c) 8	d) 32	e) 4	f) ništa od navedenoga
9	Funkciju $f(A, B, C) = \overline{A} \overline{B} \overline{C} + AB + AC$ potrebno je realizirati sklopom na slici. Što treba upisati u prazna memorijska polja?					
	a) 0,1,1,1	b) 0,1,1,0	c) 0,0,0,1	d) 1,0,0,0	e) 1,1,0,0	f) ništa od navedenoga
10	Koliko se tranzijentnih pogrešaka dekodiranja javlja u jednom ciklusu brojanja pri dekodiranju stanja 0 kod 3-bitnog asinkronog binarnog brojila unaprijed?					
	a) 8	c) 1	d) 2	e) 0	f) ništa od navedenoga	
11	Sinkroni bistabil s ulazima A i B definiran je jednadžbom promjene stanja $Q_{n+1} = \overline{Q}_n \overline{B} + Q_n AB$. Takav bistabil potrebno je realizirati uporabom bistabila JK. Kako glasi minimalni oblik ulaza K?					
	a) \overline{A}	b) \overline{B}	c) $\overline{A} + \overline{B}$	d) $\overline{Q}_n \overline{B}$	e) $(\overline{A} + \overline{B})Q_n$	f) ništa od navedenoga
12	Sinkroni sekvencijski sklop sastavljen je od 32 bistabila. Vrijeme postavljanja bistabila je 20ns, vrijeme kašnjenja bistabila je 30ns, a vrijeme zadržavanja bistabila je 15ns. Koliko najviše razina kombinacijske logike smiju imati realizacije Booleovih funkcija koje na temelju trenutnog stanja određuju pobude bistabila, ako je kašnjenje svake razine logike 10ns, a zadana maksimalna frekvencija rada sklopa iznosi 12,5 MHz?					
	a) 0	b) 3	c) 16	d) 32	e) 8	f) ništa od navedenoga
13	Zadan je dijagram stanja konačnog automata (slika) koji je izведен uporabom minimalnog broja bistabila JK. Neka je stanje S_i kodirano binarnom reprezentacijom broja i , a ulazni signal je X . Minimalni oblik funkcije K_0 glasi:					
	a) $Q_1 + X$	c) $X + Q_0 \overline{Q}_1$	d) $Q_0 X$	e) $\overline{Q}_1 + \overline{X}$	f) ništa od navedenoga	
14	Memorijski modul ima kapacitet 1024 riječi $\times 8$ bita. Ako memorjsko polje tog modula ima 3D organizaciju, koliko će ukupno ulaza imati korišteni adresni dekoderi?					
	a) 10	b) 8	c) 13	d) 512	e) 1024	f) ništa od navedenoga



15	Statičku memoriju kapaciteta 512×32 bita potrebno je ostvariti uporabom memorijskih modula kapaciteta 32×4 bita. Koliko je ukupno potrebno takvih memorijskih modula?					
	a) 8	b) 128	c) 32	d) 64	e) 16	f) ništa od navedenoga
16	Huffman-Mealyjeva metoda koristi se za:					
	a) pretvorbu koda	b) minimizaciju višeizlaznih funkcija	c) izračun vremena raskoraka	d) minimiziranje broja stanja/memorije	e) pretvorbu Mooreovog automata u Mealyjev	f) ništa od navedenoga
17	Sinkroni sekvencijski sklop se sastoji od tri T bistabila i ROM-a 8×3 gdje se na ulaze ROM-a dovode izlazi bistabila a na ulaze bistabila dovode izlazi ROM-a (kao na slici). Kako treba programirati ROM, počevši od najniže memorijske lokacije, a da sklop prolazi kroz ciklus stanja $0,7,5,3,2,4,1$? Potrebno je osigurati siguran start prelaskom u stanje 0. Bistabil T_2 pamti bit najveće težine.					
	a) $5,0,3,1,2,4,0,7$	b) $7,1,6,1,5,6,6,2$	c) $7,0,4,2,1,3,0,5$	d) $7,2,6,1,6,5,4,5$	e) $7,5,3,2,4,1,0,6$	f) ništa od navedenoga
18	Asinkrono dekadsko brojilo ostvareno je uporabom bistabila T s asinkronim ulazom za brisanje (ovi ulazi spojeni su zajedno i služe za prekid ciklusa; prekid se aktivira jednim sklopm I). Koliko iznosi period signala takta za maksimalnu frekvenciju na kojoj će sklop i dalje raditi ispravno ako je poznato $t_{db}=20$ ns, $t_{hold}=10$ ns, $t_{setup}=20$ ns, $t_{dls}=10$ ns, $t_{ocitanja}=15$ ns?					
	a) 65 ns	b) 75 ns	c) 85 ns	d) 105 ns	e) 95 ns	f) ništa od navedenoga
19	Paralelni AD pretvornik izgrađen je od sedam naponskih komparatora, isto toliko D-bistabila te jednog pretvornika kôda koji termometarsku skalu s izlaza bistabila pretvara u binarno kodiranu vrijednost. Napon napajanja U_{REF} iznosi 7V. Otpornici u otpornom djelitelju na ulazu pretvornika na zaključenjima prema napajanju i masi iznose $1\text{ k}\Omega$, a u ostatku otporne mreže $2\text{ k}\Omega$. Koju vrijednost će na izlazu pokazati pretvornik kôda za ulazni napon $U_a=0,9$ V?					
	a) 1	b) 0	c) 2	d) 4	e) 7	f) ništa od navedenoga
20	U izvedbi n -bitnog digitalno-analognog pretvornika (za prirodni binarni kod) s otpornom mrežom s težinski raspoređenim otporima, broj različitih vrijednosti otpornika upotrijebljenih u otpornoj mreži je:					
	a) jedan	b) dva	c) $\log_2(n)$	d) $2n$	e) n	f) ništa od navedenoga



Ako se rješavaju, sljedeća dva zadatka moraju biti riješena u unutrašnjosti košuljice, kako je napisano uz svaki od zadataka; u suprotnom, rješenje se neće priznati. Zadatci se boduju jednakо kao i prethodni zadatci (ali nema negativnih bodova). Zadatak mora imati prikazan postupak te konačno rješenje.

Zadatak 21. Riješiti na unutrašnjosti košuljice, s lijeve strane.

4-bitno brojilo s ukrštenim prstenom (Johnsonovo brojilo) ima izlaze $Q_0Q_1Q_2Q_3$. U registru se podatak posmiče od Q_0 prema Q_3 . Bistabili reagiraju na padajući brid signala takta, a vrijeme kašnjenja možete zanemariti. Na izlaze tog brojila spojen je digitalno-analogni težinski pretvornik (težine 8421) i to tako da je Q_3 doveden kao podatak najveće težine. Pretvornik je izведен tako da mu je napon kvanta jednak $-0,25V$. Na brojilo se dovodi simetrični takt periode $1\mu s$, i u $t=0$ nastupa njegov rastući brid. Po uključenju, stanje brojila je 0. Nacrtajte vremenski dijagram koji prikazuje kretanje izlaznog napona pretvornika od $t=0$ do $t=10 \mu s$.

Zadatak 22. Riješiti na unutrašnjosti košuljice, s desne strane.

Na raspolaganju je model sinkronog bistabila T, okidanog padajućim bridom signala takta:

```
ENTITY sintff IS PORT(
  t, cp: IN std_logic;
  q: OUT std_logic);
END sintff;
```

Koristeći tu komponentu, napišite strukturalni VHDL model 4-bitnog asinkronog binarnog brojila. Bit izlaza s većim indeksom mora predstavljati bit izlaza veće težine.