


# JESENSKI ISPITNI ROK IZ DIGITALNE LOGIKE


## Grupa C

1	Napon napajanja digitalnog sklopa je 5 V. Frekvencija takta je 100 MHz. Ako je poznato da ugradnjom većeg hladnjaka dozvoljenu disipaciju sklopa možemo udvostručiti, na kojoj maksimalnoj frekvenciji signala takta može raditi taj sklop ako napon napajanja spustimo na 3,3 V? Ponuđeni odgovori zaokruženi su na jednu decimalu.					
	a) 229,6 MHz	c) 200 MHz	e) 459,1 MHz			
	b) 150 MHz	d) 918,3 MHz	f) ništa od navedenoga			
2	Koji se od navedenih produkata može koristiti za ocjenu dobrote integriranog sklopa?					
	a) umnožak vremena kašnjenja i disispirane snage					
	b) umnožak vremena kašnjenja i broja tranzistora					
	c) umnožak disispirane snage i napona napajanja					
	d) umnožak napona napajanja i frekvencije takta					
	e) umnožak napona napajanja i broja osnovnih sklopova					
	f) ništa od navedenoga					
3	Koju funkciju obavlja sklop na slici?					
				a) $f(A,B,C,D) = \sum m(0,1,5,7,10,15)$ b) $f(A,B,C,D) = \sum m(0,1,2)$ c) $f(A,B,C,D) = \prod M(1,3,7,10)$ d) $f(A,B,C,D) = \prod M(0,1,2)$ e) $f(A,B,C,D) = \sum m(0,2,4,8)$ f) ništa od navedenoga		
4	Koliko je binarnih dekodera 2/4 potrebno za ostvarivanje dekoderskog stabla 6/64?					
	a) 7	b) 15	c) 6	d) 21	e) 33	f) ništa od navedenoga
5	U nekom digitalnom sustavu dekadske znamenke prikazuju se kôdom BCD ( $n_3n_2n_1n_0$ ; $n_3$ je bit najveće težine). Uporabom jednog dekodera 4/16 s invertiranim izlazima i jednog NI-sklopa potrebno je ostvariti sklop koji će na izlazu dati 1 ako je na ulaz dovedena dekadska znamenka koja veća od 1 i djeljiva s 3. Adresni ulazi dekodera su $a_3a_2a_1a_0$ , te je dovedeno $a_3=n_0$ , $a_2=n_1$ , $a_1=n_2$ , $a_0=n_3$ (skicirajte!). Koje izlaze dekodera je potrebno spojiti na ulaze NI-sklopa?					
	a) 3, 6, 12	c) 0, 3, 6, 9	e) 0, 1, 2, 13, 14, 15			
	b) 4, 5, 7, 8, 10, 11	d) 6, 9, 12	f) ništa od navedenoga			
6	Koji je rezultat zbrajanja BCD brojeva 001100010010 i 001101111000 ako je rezultat zbrajanja izražen u XS-3 kodu?					
	a) 011010010001	c) 110101011000	e) 101010101111			
	b) 100111000011	d) 0011010111101011	f) ništa od navedenoga			
7	Oktalni broj 362465 <sub>8</sub> zapisan kao heksadekadski glasi:					
	a) 1E535	b) FE3BC	c) 231FE	d) 1A3FB	e) 722A4	f) ništa od navedenoga
8	Koliko minimalnih oblika ima $f(a,b,c,d)=\sum m(0,1,2,3,4,7,8,9,11,12,14,15)$ u zapisu sume produkata?					
	a) 4	b) 2	c) 1	d) 5	e) 3	f) ništa od navedenoga

9	Minimizirati funkciju $f(A,B,C,D) = \sum m(0,4,5,7,9,12,13,14)$ K tablicom. Minimizirani oblik ne sadrži: a) $A\bar{C}D$ b) $\bar{A}\bar{C}\bar{D}$ c) $BD$ d) $AB\bar{D}$ e) $\bar{A}BD$ f) ništa od navedenoga					
10	Potpuno zbrajalo za BCD znamenaka ostvareno je pomoću dva 4-bitna binarna zbrajala. Ako je rezultat binarnog zbrajanja takav da je potrebno napraviti korekciju, koji binarni broj je potrebno dovesti na ulaze dodatnog binarnog zbrajala koje služi za provedbu korekcije? a) 1100    b) 1010    c) 1001    d) 0111    e) 0110    f) ništa od navedenoga					
11	Podatak $7F_{(16)}$ štiti se Hammingovim kodom s parnim paritetom uz uobičajeni raspored bitova te se tako zaštićen prenosi podatkovnom sabirnicom. Neka se u prijenosu dogode dvije pogreške: na četvrtom te na desetom bitu. Koji će sindrom tada utvrditi prijemnik? U ponuđenim odgovorima, najznačajniji bit sindroma je krajnje lijevi. a) 1011    b) 1001    c) 0110    d) 0111    e) 1110    f) ništa od navedenoga					
12	Zadana je funkcija $f(A,B,C,D) = \sum m(0,3,4,6,8,10,12,15)$ . Za njenu realizaciju na raspolaganju je multipleksor 4/1. Na adresni ulaz $a_1$ multipleksora dovodi se varijabla $A$ , a na adresni ulaz $a_0$ varijabla $B$ . Što se mora dovesti na ulaze multipleksora $I_0$ i $I_3$ ? a) $I_0 = CD$ , $I_3 = CD$ c) $I_0 = \overline{C+D}$ , $I_3 = \overline{C+D}$ e) $I_0 = \overline{CD}$ , $I_3 = \overline{CD}$ b) $I_0 = \overline{C \oplus D}$ , $I_3 = \overline{C \oplus D}$ d) $I_0 = C+D$ , $I_3 = C+D$ f) ništa od navedenoga					
13	Dva 8-bitna broja zbrajamo na dva načina: (a) pomoću osam potpunih zbrajala čije kašnjenje bita sume $s_i$ i bita prijenosa $c_i$ iznosi 60ns; (b) pomoću osam potpunih zbrajala kod kojih generirajući i propagirajući član kao i bit sume $s_i$ i bit prijenosa $c_i$ kasne 23ns, te sklopa za izdvojeno generiranje prijenosa čije je kašnjenje 50ns. Koliki je omjer kašnjivanja zbrajanja ovih dviju izvedbi (a)/(b)? a) 5    b) 8    c) 0.125    d) 1    e) 6.25    f) ništa od navedenoga					
14	Na raspolaganju je FPGA s logičkim blokovima (CLB) temeljenim na dvoulaznim preglednim tablicama (LUT). Koliko je <b>minimalno</b> potrebno logičkih blokova da bi se ostvarila funkcija $f(A,B,C,D) = (A\bar{B} + \bar{A}B) \oplus CD$ ? a) 4    b) 3    c) 1    d) 5    e) 2    f) ništa od navedenoga					
15	Funkcije $f_1(A,B,C,D) = \sum m(0,3,4,7,11,15)$ , $f_2(A,B,C,D) = \sum m(0,1,4,5,11,15)$ i $f_3(A,B,C,D) = \sum m(1,3,5,7)$ potrebno je ostvariti strukturom PLA tipa NI-NI. Neka su $s \times k \times m$ označene dimenzije sklopa PLA, pri čemu je $n$ broj ulaza, $k$ broj NI sklopova prve razine, a $m$ broj izlaza. Kolike su minimalne dimenzije sklopa PLA potrebne za realizaciju navedenih funkcija? a) $3 \times 4 \times 3$ b) $4 \times 6 \times 2$ c) $3 \times 7 \times 3$ d) $4 \times 5 \times 3$ e) $3 \times 2 \times 3$ f) ništa od navedenoga					
16	Koju funkciju $f(A,B,C)$ ostvaruje sklop na slici? a) $\sum m(0,1,2,4,7)$ d) $\sum m(4,7)$ b) $\sum m(4,5,6,7)$ e) $\sum m(0,2,4,6)$ c) $\sum m(1,3,6)$ f) ništa od navedenoga					
17	Koliko iznosi maksimalna frekvencija rada 5-bitnog sinkronog binarnog brojila s paralelnim prijenosom? Parametri bistabila su: $t_{db}=25\text{ns}$ , $t_{setup}=10\text{ns}$ , $t_{hold}=10\text{ns}$ . Logički sklopovi kasne 5ns. a) 25 MHz    b) 20 MHz    c) 40 MHz    d) 10 MHz    e) 50 MHz    f) ništa od navedenoga					



18	<p>Bistabil čiji su ulazi <math>X</math> i <math>Y</math> ima jednadžbu promjene stanja <math>Q^{n+1} = X + Q^n \cdot Y</math>. Bistabil opisane funkcionalnosti potrebno je ostvariti uporabom bistabila JK. Minimalni oblici funkcija za ulaze <math>J</math> i <math>K</math> tada će biti:</p> <p>a) <math>J = X</math>; <math>K = \overline{X + Y}</math>      b) <math>J = X + Y</math>; <math>K = X</math>      c) <math>J = X \cdot Y</math>; <math>K = \overline{X}</math>      d) <math>J = X + Q^n</math>; <math>K = \overline{X + Y} + \overline{Q}^n</math>      e) <math>J = Q^n</math>; <math>K = \overline{X}</math>      f) ništa od navedenoga</p>
19	<p>Zadan je sinkroni sekvencijski sklop (na slici) koji se sastoji od 3 bistabila T i ROM-a 8x3. Na ulaze ROM-a dovode se izlazi bistabila kako je prikazano, a na ulaze bistabila dovode se izlazi ROM-a. Kako treba programirati ROM, počevši od najniže memorijске lokacije, a da sklop prolazi kroz sljedeća stanja: <math>0 \rightarrow 2 \rightarrow 5 \rightarrow 7 \rightarrow 3 \rightarrow 6</math>. Potrebno je osigurati siguran start prelaskom u stanje 0. Bit <math>d_2</math> smatrati bitom najveće težine.</p> <p>a) 1,1,0,5,2,2,7,3      b) 1,2,7,5,4,2,6,4      c) 0,1,3,7,0,1,5,6      d) 0,0,1,2,3,5,0,1      e) 2,1,7,5,4,2,6,4      f) ništa od navedenoga</p>
20	<p>Sinkroni sekvencijski sklop sastoji se od dva bistabila (<math>B_1</math> je tipa T, a <math>B_0</math> tipa D). Na ulaze bistabila dovode se sljedeće funkcije: <math>T_1 = \overline{Q}_1 \overline{Q}_0 + Q_1 Q_0</math>, <math>D_0 = Q_1 \oplus Q_0</math>. Ima li sklop siguran start? Ako su zadana sljedeća vremena: <math>t_{db}=10\text{ns}</math>, <math>t_{setup}=10\text{ns}</math>, <math>t_{hold}=10\text{ns}</math>, <math>t_{dLS}=10\text{ns}</math> a sklop se ostvaruje samo uporabom bistabila te logičkih sklopova I, ILI i NE, kolika će biti maksimalna frekvencija signala takta uz koju će sklop i dalje raditi ispravno?</p> <p>a) Ima siguran start, <math>f=25\text{ MHz}</math>      c) Nema siguran start, <math>f=25\text{ MHz}</math>      e) Ima siguran start, <math>f=10\text{ MHz}</math>      b) Ima siguran start, <math>f=14,3\text{ MHz}</math>      d) Nema siguran start, <math>f=14,3\text{ MHz}</math>      f) ništa od navedenoga</p>
21	<p>Asinkrono binarno brojilo unaprijed ostvareno je uporabom bistabila T koji imaju dodatne ulaze za brisanje <math>C_d</math>. Dodatni ulazi su spojeni zajedno te se koriste za skraćivanje ciklusa brojila. Ako ciklus sadrži 20 stanja, a ulazi za brisanje se aktiviraju logičkom razinom 1, koju funkciju treba ostvarivati sklop koji upravlja tim ulazima?</p> <p>a) <math>Q_4 \overline{Q}_3 \overline{Q}_2 Q_1 Q_0</math>      b) <math>Q_4 \overline{Q}_3 Q_2 \overline{Q}_1 \overline{Q}_0</math>      c) <math>\overline{Q}_4 \overline{Q}_3 \overline{Q}_2 Q_1 Q_0</math>      d) <math>\overline{Q}_4 Q_3 Q_2 Q_1 \overline{Q}_0</math>      e) <math>Q_4 \overline{Q}_3 \overline{Q}_2 Q_1 \overline{Q}_0</math>      f) ništa od navedenoga</p>
22	<p>Analogno-digitalni pretvornik s postepenim približavanjem (tj. brojeći ADC) radi s taktom od 1kHz. Napon od 0V je ekvivalent broju 0, a napon od 7,6V broju 38. Koliko vremena treba pretvorniku da napon od 2,4V pretvori u broj?</p> <p>a) 12 ms    b) 24 ms    c) 38 ms    d) 76 ms    e) 6 ms    f) ništa od navedenoga</p>
23	<p>Na raspolaganju je <math>2\frac{1}{2}D</math> memorija s 256 fizičkim riječi, pri čemu je duljina logičke riječi 4 bita. Ako se na pristupni MUX/DEMUX dovode 3 bita, koliki je kapacitet memorije (izražen u bitovima)?</p> <p>a) <math>2^8</math>    b) <math>2^{10}</math>    c) <math>2^{15}</math>    d) <math>2^{14}</math>    e) <math>2^{13}</math>    f) ništa od navedenoga</p>



*Ako se rješavaju, sljedeća dva zadatka moraju biti riješena u unutrašnjosti košuljice, kako je napisano uz svaki od zadataka; u suprotnom, rješenje se neće priznati. Zadatci se boduju jednakо kao i prethodni zadatci (ali nema negativnih bodova). Zadatak mora imati prikazan postupak te konačno rješenje.*

**Zadatak 24. Riješiti na unutrašnjosti košuljice, s lijeve strane.**

Neka je dek12e dekoder 1/2 s ulazom za omogućavanje. Napišite VHDL model tog sklopa.

**Zadatak 25. Riješiti na unutrašnjosti košuljice, s desne strane.**

Na raspolaganju je model poluzbrajala HA:

```
ENTITY HA IS PORT(
  a, b: IN std_logic;
  s, cout: OUT std_logic);
END HA;
```

Koristeći tu komponentu (i po potrebi osnovne logičke sklopove), nacrtajte shemu potpunog zbrajala FA. Na temelju te sheme napišite odgovarajući strukturni VHDL model.

**Napomena:** boduje se samo napisani VHDL model, no VHDL model bez nacrtane sheme nosi 0 bodova.