



## ZAVRŠNI ISPIT IZ DIGITALNE LOGIKE

**Grupa B**

|   |  |  |   |  |   |                        |
|---|--|--|---|--|---|------------------------|
| 1 | Nad brojem FEED <sub>16</sub> potrebno je izvršiti aritmetički posmak udesno za 3 bita. Rezultat je:   |  |   |  |   |                        |
|   | a) 1FDD  | b) FFDD  | c) F768   | d) F76F  | e) 1FEE   | f) ništa od navedenoga |
| 2 | Ako je 8-bitno binarno zbrajalo koje zbraja dva broja A=a <sub>7</sub> a <sub>6</sub> a <sub>5</sub> a <sub>4</sub> a <sub>3</sub> a <sub>2</sub> a <sub>1</sub> a <sub>0</sub> i B=b <sub>7</sub> b <sub>6</sub> b <sub>5</sub> b <sub>4</sub> b <sub>3</sub> b <sub>2</sub> b <sub>1</sub> b <sub>0</sub> napravljeno s greškom tako da su u gornjoj polovici (za četiri bita najveće težine) upotrijebljena četiri potpuna oduzimala (umjesto potpunih zbrajala), što će se pojaviti na izlazima s <sub>7</sub> s <sub>6</sub> s <sub>5</sub> s <sub>4</sub> s <sub>3</sub> s <sub>2</sub> s <sub>1</sub> s <sub>0</sub> toga sklopa ako se na ulaz A dovede niz 11101011, a na ulaz B niz bitova 01100111? |  |   |  |   |                        |
|   | a) 01110010  |  | c) 01000100   |  | e) 10001100   |                        |
|   | b) 01010010  |  | d) 10000100   |  | f) ništa od navedenoga  |                        |
| 3 | Za izvedbu množenja 3-bitnih sa 7-bitnim brojevima na raspolažanju su 3-bitna zbrajala te logički sklopovi I. Koliko je minimalno potrebno 3-bitnih zbrajala za izvedbu takvog množila (uz upotrebu minimalnog broja logičkih sklopova I)?   |  |   |  |   |                        |
|   | a) četiri  | b) pet   | c) osam   | d) sedam   | e) šest   | f) ništa od navedenoga |
| 4 | Zadana je funkcija $f(A, B, C, D) = \sum m(1, 3, 5, 6, 7, 9, 10, 11, 13, 15)$ . Kako glasi njen minimalni oblik izravno ostvariv sklopom PLA tipa NILI-NILI.   |  |   |  |   |                        |
|   | a) $\overline{D}(\overline{A} + B + \overline{C})(A + \overline{B} + \overline{C})$  |  | c) $C + D$  |  | e) $\overline{D} + \overline{A}B\overline{C} + A\overline{B}\overline{C}$ |                        |
|   | b) $I$   |  | d) $(C + D)(\overline{A} + \overline{B} + D)(A + B + D)$        |  | f) ništa od navedenoga  |                        |
| 5 | Multipleksorima 2/1 potrebno je izgraditi multipleksorsko stablo 8/1. Koliko je multipleksora 2/1 potrebno?  |  |   |  |   |                        |
|   | a) 8   | b) 16  | c) 4  | d) 7   | e) 15   | f) ništa od navedenoga |
| 6 | Potrebno je programirati ROM tako da sklop prikazan na slici obavlja funkciju Hammingovog kodera uz uporabu neparnog pariteta. Na izlazu h <sub>0</sub> potrebno je generirati prvi zaštitni bit, a kao prvi podatkovni bit uzima se x <sub>0</sub> . Neka se sadržaji lokacija ROM-a očitavaju kao oktalni brojevi. Na kojoj memorijskoj lokaciji se nalazi zapisan najveći oktalni broj (pri očitavanju d <sub>5</sub> je uzet kao bit najveće težine)?  |  |   |  |   |                        |
|   | a) 1   | b) 2   | c) 4  | d) 5   | e) 7  | f) ništa od navedenoga |
| 7 | Programirljiv kombinacijski modul koji ima programirljivo dekodersko polje a fiksno kodersko polje naziva se:  |  |   |  |   |                        |
|   | a) FPGA sklop  |  | d) Statička RAM memorija  |  |   |                        |
|   | b) Poluprogramirljivo logičko polje (PAL)  |  | e) Programirljivo logičko polje (PLA)                           |  |   |                        |
|   | c) Ispisna memorija  |  | f) ništa od navedenoga  |  |   |                        |
| 8 | Asinkrono binarno brojilo sastoji se od 4 bistabila T koji imaju asinkrone ulaze za postavljanje i brisanje a koji se aktiviraju logičkom 1. Asinkroni ulazi za postavljanje bistabila B <sub>0</sub> i B <sub>1</sub> spojeni su na signal X, a bistabila B <sub>2</sub> i B <sub>3</sub> spojeni su na logičku 0. Asinkroni ulazi za brisanje bistabila B <sub>2</sub> i B <sub>3</sub> spojeni su na signal X, a bistabila B <sub>0</sub> i B <sub>1</sub> na logičku 0. Koju funkciju treba obavljati signal X kako bi brojilo radilo u ciklusu s 8 stanja? Izlazi bistabila označeni su s Q <sub>3</sub> Q <sub>2</sub> Q <sub>1</sub> Q <sub>0</sub> .   |  |   |  |   |                        |
|   | a) Q <sub>3</sub> Q̄ <sub>2</sub> Q <sub>1</sub> Q <sub>0</sub>  | b) Q̄ <sub>3</sub> Q <sub>2</sub> Q̄ <sub>1</sub> Q <sub>0</sub> | c) Q̄ <sub>3</sub> Q <sub>2</sub> Q <sub>1</sub> Q <sub>0</sub> | d) Q <sub>3</sub> Q <sub>2</sub> Q <sub>1</sub> Q <sub>0</sub> | e) Q <sub>3</sub> Q̄ <sub>2</sub> Q <sub>1</sub> Q̄ <sub>0</sub>          | f) ništa od navedenoga |
| 9 | Koliko iznosi maksimalna frekvencija signala takta 6-bitnog sinkronog binarnog brojila s paralelnim prijenosom ako je poznato: t <sub>db</sub> =20 ns, t <sub>setup</sub> =25 ns, t <sub>hold</sub> =10 ns. Koriste se logički sklopovi I s t <sub>dls</sub> = 5 ns.   |  |   |  |   |                        |
|   | a) 15,4 MHz  | b) 13,3 MHz  | c) 10 MHz   | d) 20 MHz  | e) 40 MHz   | f) ništa od navedenoga |



|    |   |  |  |  |  |  |
|----|---|--|--|--|--|--|
| 10 | Funkcija $f(A,B,C,D) = \sum m(2,6,7,8,9,12,13,15)$ ostvaruje se kao suma produkata. Za takav oblik funkcije odredite broj primarnih implikanata (pi) te bitnih primarnih implikanata (bpi). pi/bpi je:<br>a) 2/2      b) 5/5      c) 17/5      d) 3/5      e) 5/2      f) ništa od navedenoga   |  |  |  |  |  |
| 11 | DA pretvornik s težinskom otpornom mrežom i operacijskim pojačalom izgrađen je za kôd 2421. Maksimalna vrijednost otpora u mreži iznosi $10\text{ k}\Omega$ . Ako se na ulazu pretvornika pojavi broj 5, kolika će biti vrijednost izlaznog napona ako je još poznato: $U_{REF}=5\text{V}$ , $R_f=5\text{ k}\Omega$ .<br>a) -10V      b) -5V      c) 10V      d) 12,5V      e) -12,5V      f) ništa od navedenoga   |  |  |  |  |  |
| 12 | Analogno-digitalni pretvornik sa sukcesivnom aproksimacijom za pretvorbu koristi signal takta frekvencije $20\text{ kHz}$ . Vrijeme potrebno za pretvorbu ulaznog napona od $3\text{ V}$ iznosi $100\text{ }\mu\text{s}$ . Koliko će mu vremena trebati za pretvorbu napona od $1,5\text{ V}$ ?<br>a) $200\text{ }\mu\text{s}$ b) $100\text{ }\mu\text{s}$ c) $300\text{ }\mu\text{s}$ d) $50\text{ }\mu\text{s}$ e) $150\text{ }\mu\text{s}$ f) ništa od navedenoga  |  |  |  |  |  |
| 13 | Bistabil je opisan VHDL-om u nastavku. Nacrtajte shemu tog sklopa prema priloženom VHDL kôdu. Ako je poznato da se bistabil početno nalazi u stanju 0 (tj. $q=0$ ), što je potrebno dovesti na ulaze X, Y i Z da bi bistabil promijenio stanje u 1?<br>entity ff is port(x,y,z:in std_logic; q,qn: out std_logic); end ff;<br>architecture str of ff is signal i1,i2,i3,i4: std_logic; begin<br>i1 <= x nand y; i2 <= y nand z; i3 <= i1 nand i4; i4 <= i3 nand i2;<br>q <= i3; qn <= i4;<br>end str;<br>a) X=0, Y=1, Z=1      c) X=1, Y=1, Z=0      e) X=0, Y=0, Z=0<br>b) X=1, Y=1, Z=1      d) X=0, Y=0, Z=1      f) ništa od navedenoga   |  |  |  |  |  |
| 14 | Sučelje bistabila T te multipleksora 4/1 prikazano je u nastavku.<br>entity tff is port(t,cp:in std_logic; q,qn: out std_logic); end tff;<br>entity mux41 is port(d0,d1,d2,d3,a1,a0:in std_logic; y: out std_logic); end mux41;<br>Razmotrite djelomični VHDL model koji ostvaruje bistabil JK uporabom bistabila T i multipleksora 4/1.<br>entity jkff is port(j,k,cp:in std_logic; q,qn: out std_logic); end jkff;<br>architecture str of jkff is signal i1,i2,i3: std_logic; begin<br>b: ENTITY work.tff PORT MAP (i3,cp,i1,i2);<br>m: ENTITY work.mux41 PORT MAP (<A>);<br>q <= i1; qn <= i2;<br>end str;<br>U PORT MAP-u koji je nepotpun (umjesto <A>) može pisati:<br>a) i1,0,i2,1,j,k,i3      d) i1,i2,i1,1,j,k,i3<br>b) 0,i1,i2,1,i3,j,k      e) 0,1,1,0,j,k,i1<br>c) 0,i1,i2,1,j,k,i3      f) ništa od navedenoga |  |  |  |  |  |
| 15 | Neki memoriski modul ima kapacitet $64\text{K}\times 8$ bita. Ako je memorisko polje organizacije 3D, koliko će ukupno izlaza imati korišteni <b>adresni dekoderi</b> ?<br>a) 64      b) 4096      c) 1024      d) 512      e) 2048      f) ništa od navedenoga   |  |  |  |  |  |
| 16 | Prednost dinamičkog RAM-a (DRAM) u odnosu na statički (SRAM) je:<br>a) DRAM omogućava veći kapacitet memorije na istoj površini čipa<br>b) DRAM omogućava brži rad od SRAM-a<br>c) DRAM zahtijeva veći broj tranzistora za realizaciju jedne memoriskske ćelije nego SRAM<br>d) DRAM koristi diodne matrice za realizaciju memoriskskih ćelija<br>e) DRAM zahtjeva manje adresnih bitova od SRAM-a za adresiranje memorije jednakog kapaciteta<br>f) ništa od navedenoga  |  |  |  |  |  |



Slika 1. Asinkrono brojilo za zadatke 17 i 18.

| 17    | Bistabilima tipa T koji su okidani padajućim bridom signala takta ostvareno je 3-bitno asinkrono brojilo prikazano na slici 1. U kojem ciklusu broji prikazano brojilo?   |                             |  |                                |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
|-------|---|-----------------------------|--|--------------------------------|------------------------|------------------------|-------|-----------|--|-------|--|-----------|-----------|-----------|-----------|-------|-------|-------|---|---|-------|-------|-------|---|---|-------|-------|-------|---|---|-------|-------|-------|---|---|
|       | a) 0,1,2,3,4,5,6,7  | c) 0,7,6,5,4,3,2,1          | e) 0,3,2,5,4,7,6,1                             |                                |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
|       | b) 0,7,6,5,1,2,3,4  | d) 0,3,1,2,5,4,6,7          | f) ništa od navedenoga                         |                                |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
| 18    | Bistabilima tipa T koji su okidani padajućim bridom signala takta ostvareno je 3-bitno asinkrono brojilo prikazano na slici 1. Ulagani signal je simetričan, poluperiode 50 ns. U trenutku $t = 0$ svi bistabili su u stanju 0. Prvi padajući brid ulaznog signala pojavljuje se u trenutku $t = 100$ ns. Što ćemo očitati na izlazima brojila ( $B_2 B_1 B_0$ ) u trenutcima $t = 305$ ns, 315 ns, 325 ns i 335 ns ako je $t_{dB} = 10$ ns? U odgovoru su vrijednosti navedene traženim vremenskim redoslijedom.   |                             |  |                                |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
|       | a) 0,2,4,6  | b) 2,3,1,5                  | c) 2,5,1,4                                     | d) 5,7,1,3                     | e) 0,3,1,2             | f) ništa od navedenoga |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
| 19    | Odredite minimalni oblik funkcije koju ostvaruje sklop sa slike.  |                             |  |                                |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
|       |   |                             |  |                                |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
|       | a) $AB + CD$  | c) $AB + AC + AD + BC + BD$ | e) $\bar{A}B + \bar{C}D$                       |                                |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
|       | b) $AB + AC + AD + BC + BD$   | d) $A\bar{B} + C\bar{D}$    | f) ništa od navedenoga                         |                                |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
| 20    | Mealyjev stroj s konačnim brojem stanja opisan je tablicom u nastavku. Ostvarite ga uporabom dva bistabila tipa D (izravno, bez minimizacije broja stanja), pri čemu stanje $S_i$ treba biti kodirano kao binarno zapisan broj $i$ . Bistabili $B_1$ i $B_0$ imaju izlaze $Q_1$ i $Q_0$ ; $B_1$ pohranjuje viši bit kôdne riječi. Ulagani automata je označen s X. Kako glasi minimalni zapis Booleove funkcije izlaza ovog stroja?   |                             |  |                                |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
|       | <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2"><math>Q^n</math></th> <th colspan="2"><math>Q^{n+1}</math></th> <th colspan="2"><math>Z^n</math></th> </tr> <tr> <th><math>X^n = 0</math></th> <th><math>X^n = 1</math></th> <th><math>X^n = 0</math></th> <th><math>X^n = 1</math></th> </tr> </thead> <tbody> <tr> <td><math>S_0</math></td> <td><math>S_0</math></td> <td><math>S_1</math></td> <td>1</td> <td>0</td> </tr> <tr> <td><math>S_1</math></td> <td><math>S_2</math></td> <td><math>S_1</math></td> <td>0</td> <td>1</td> </tr> <tr> <td><math>S_2</math></td> <td><math>S_3</math></td> <td><math>S_1</math></td> <td>0</td> <td>0</td> </tr> <tr> <td><math>S_3</math></td> <td><math>S_0</math></td> <td><math>S_1</math></td> <td>0</td> <td>0</td> </tr> </tbody> </table> |                             |  |                                |                        |                        | $Q^n$ | $Q^{n+1}$ |  | $Z^n$ |  | $X^n = 0$ | $X^n = 1$ | $X^n = 0$ | $X^n = 1$ | $S_0$ | $S_0$ | $S_1$ | 1 | 0 | $S_1$ | $S_2$ | $S_1$ | 0 | 1 | $S_2$ | $S_3$ | $S_1$ | 0 | 0 | $S_3$ | $S_0$ | $S_1$ | 0 | 0 |
| $Q^n$ | $Q^{n+1}$   |                             | $Z^n$  |                                |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
|       | $X^n = 0$   | $X^n = 1$                   | $X^n = 0$                                      | $X^n = 1$                      |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
| $S_0$ | $S_0$   | $S_1$                       | 1  | 0                              |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
| $S_1$ | $S_2$   | $S_1$                       | 0  | 1                              |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
| $S_2$ | $S_3$   | $S_1$                       | 0  | 0                              |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
| $S_3$ | $S_0$   | $S_1$                       | 0  | 0                              |                        |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |
|       | a) $\bar{X}\bar{Q}_1\bar{Q}_0 + X\bar{Q}_1Q_0$  | c) $X + Q_1\bar{Q}_0$       | d) $\bar{X}\bar{Q}_1Q_0 + \bar{X}Q_1\bar{Q}_0$ | e) $\bar{X}\bar{Q}_1\bar{Q}_0$ | f) ništa od navedenoga |                        |       |           |  |       |  |           |           |           |           |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |       |       |       |   |   |

*Ako se rješavaju, sljedeća dva zadatka moraju biti riješena u unutrašnjosti košuljice, kako je napisano uz svaki od zadataka (ili se neće bodovati). Zadatci se bodoju jednakom konačnom rješenjem.*

### Zadatak 21. Riješiti na unutrašnjosti košuljice, s lijeve strane.

Na raspolaganju je model bistabila JK čije je sučelje prikazano u nastavku. Bistabil je okidan padajućim bridom signala takta.

```
entity jkff is port(j,k,cp:in std_logic; q,qn: out std_logic); end jkff;
```

Nacrtajte shemu 4-bitnog sinkronog binarnog brojila unaprijed s paralelnim prijenosom koje je ostvareno navedenim bistabilima JK. Potom napišite strukturni VHDL model tog brojila uz pretpostavku da je sučelje zadano kako slijedi.

```
entity brojilo is port(
    cp: in std_logic;
    q: out std_logic_vector(3 downto 0)
); end brojilo;
```

Dovoljno je napisati samo arhitekturu tog opisa – ne treba prepisivati deklaraciju sučelja.

### Zadatak 22. Riješiti na unutrašnjosti košuljice, s desne strane.

Komponenta zbr je 3-bitno binarno zbrajalo čije je sučelje:

```
entity zbr is port(a,b:in std_logic_vector(2 downto 0); r: out
std_logic_vector(2 downto 0); cout: out std_logic); end zbr;
```

VHDL kôd u nastavku prikazuje model sekvencijskog sklopa koji koristi tu komponentu.

```
entity sklop is port(
    cp: in std_logic; q: out std_logic_vector(2 downto 0)
); end sklop;
architecture arch of sklop is
    signal s1, s2: std_logic_vector(2 downto 0);
begin

    process(cp)
    begin
        if falling_edge(cp) then s2 <= s1; end if;
    end process;

    z: ENTITY work.zbr PORT MAP(s2, "010", s1, open);

    q <= s2;

end arch;
```

Za ovaj sklop nacrtajte dijagram promjene stanja (pod stanjem podrazumijevamo broj zapisan na izlazu q u dekadskom sustavu, pri čemu je q(2) bit najveće težine). Uz pretpostavku da se pri uključenju fizičke implementacije opisanog sklopa bistabili mogu zateći u bilo kojem stanju, odredite ima li takav sklop siguran start (i objasnite odgovor)?