

LJETNI ISPITNI ROK IZ DIGITALNE LOGIKE

Grupa D

1	<p>Sklop s tri ulaza dan je slikom. Kako glasi zapis njegova izlaza $f(A,B,C)$?</p> <p>a) $f = \prod M(2,4)$ c) $f = \sum m(2,4,6)$ e) $f = \sum m(2,4)$ b) $f = \sum m(3,5)$ d) $f = \prod M(2,4,6)$ f) ništa od navedenoga</p>					
2	<p>Zadana je funkcija $f(A,B,C,D) = \prod M(3,4,5,7,8,9,11,12,13,15)$. Koliko ona ima implikanata/ primarnih implikanata/ bitnih primarnih implikanata, ako se funkcija realizira u obliku produkta sumi?</p> <p>a) 29/ 5/ 3 b) 13/ 3/ 2 c) 29/ 7/ 1 d) 13/ 5/ 3 e) 29/ 3/ 2 f) ništa od navedenoga</p>					
3	<p>U obliku minimalnog produkta suma prikazati funkciju čiji izlaz poprima vrijednost 1 isključivo kada se na njen ulaz dovede 4-bitni podatak koji predstavlja binarno kodiran (BCD) dekadski broj koji je prost (prim) broj. (Broj 1 nije prost).</p> <p>a) $(\bar{B} + D) \cdot (B + C)$ c) $(A + B) \cdot (\bar{B} + \bar{D})$ e) $(B + \bar{D})(A + \bar{C})$ b) $\bar{A} \cdot (B + C) \cdot (\bar{B} + D)$ d) $(\bar{A} + \bar{D}) \cdot (B + \bar{C}) \cdot (\bar{B} + D)$ f) ništa od navedenoga</p>					
4	<p>Za neku porodicu logičkih sklopova poznati su sljedeći parametri: $U_{OHmin}=4,3V$, $U_{OLmax}=0,5V$, $U_{IHmin}=3,7V$ te $U_{ILmax}=1,2V$. Izračunati granicu istosmjerne smetnje.</p> <p>a) 2,7V c) 0,6V e) 0,5V b) 3,6V d) 3,1V f) ništa od navedenoga</p>					
5	<p>Pri izvedbi digitalnog sklopa u obliku minimalne sume produkata može se pojaviti hazard. Ako promjene na ulazu sklopa ograničimo na samo jednu ulaznu varijablu, koja se vrsta hazarda može pojaviti te koji je prijelaz ulazne varijable kritičan?</p> <p>a) dinamički hazard, javlja se kod oba prijelaza d) statički 1-hazard, prijelaz $1 \rightarrow 0$ b) statički 1-hazard, prijelaz $0 \rightarrow 1$ e) statički 0-hazard, prijelaz $1 \rightarrow 0$ c) statički 0-hazard, prijelaz $0 \rightarrow 1$ f) ništa od navedenoga</p>					
6	<p>Digitalni sustav interno pohranjuje 3-znamenkaste dekadske brojeve u Excess-3 zapisu pri čemu na početak dodaje još bit predznaka: ako je taj bit 0, broj je pozitivan, inače je negativan. Na određenoj memorijskoj lokaciji u tom sustavu pročitan je podatak 1010001101000; označimo vrijednost tog broja s X. Drugi digitalni sustav brojeve zapisuje binarno koristeći 12-bitovni zapis te 2-komplement. Kada bi broj X bio pohranjen u memoriji ovog sustava, koji bismo sadržaj pročitali u memoriji? Dan je heksadekadski prikaz.</p> <p>a) F79 b) 01E c) FE2 d) 3ED e) FFA f) ništa od navedenoga</p>					
7	<p>Funkcija $f(A,B,C,D) = \sum m(2,4,6,10,14,15)$ ostvarena je multipleksorom 8/1. Na adresne ulaze spojeno je $a_2a_1a_0=ABC$. Što je dovedeno na podatkovne ulaze multipleksora? U rješenjima su navedeni redom ulazi od d_0 do d_7.</p> <p>a) $1AA\bar{A}0A0A$ c) $1DD\bar{D}0D0D$ e) $1\bar{D}D\bar{D}0\bar{D}01$ b) $0\bar{D}\bar{D}\bar{D}0\bar{D}01$ d) $0\bar{A}\bar{A}\bar{A}0\bar{A}01$ f) ništa od navedenoga</p>					

8	Hammingovim kodom potrebno je zaštititi podatak 11. Koristi se parni paritet. Zaštićena kodna riječ je: a) 00000 b) 10101 c) 01111 d) 11010 e) 01010 f) ništa od navedenog
9	Funkciju $f(A,B,C,D,E) = \overline{A} \cdot \overline{B} + \overline{C} \cdot D + \overline{E}$ potrebno je izvesti tehnologijom CMOS uz minimalan broj tranzistora. Koliko će ta izvedba potrošiti p -kanalnih tranzistora te na koliko će mesta u toj izvedbi postojati serijski spoj p -kanalnih tranzistora? a) pet p -kanalnih tranzistora, serijski spoj će biti na dva mesta b) četiri p -kanalnih tranzistora, serijski spoj će biti na jednom mjestu c) pet p -kanalnih tranzistora, serijski spoj će biti na jednom mjestu d) šest p -kanalnih tranzistora, serijski spoj će biti na jednom mjestu e) šest p -kanalnih tranzistora, serijski spoj će biti na dva mesta f) ništa od navedenoga
10	Odredite algebarski izraz funkcije $f(A,B,C,D)$. a) $ABCD + \overline{A}\overline{B}CD$ b) $ABCD + A\overline{B}CD + AB\overline{C}D + \overline{A}\overline{B}CD$ c) $ABCD$ d) $A + \overline{B}CD$ e) $\overline{A}\overline{B}\overline{C}\overline{D} + ABCD$ f) ništa od navedenoga
11	Funkciju $f(A,B,C,D) = \sum m(0,6,4,9,11,13,15)$ potrebno je ostvariti sklopom PLA koji implementira funkciju u obliku sume produkata.. Koliko je minimalno potrebno sklopova I i ILI, te za koliko se varijabli koristi invertor? a) 3×I, 1×ILI, 3×invertor c) 2×I, 1×ILI, 3×invertor e) 1×I, 2×ILI, 2×invertor b) 2×I, 1×ILI, 2×invertor d) 2×I, 1×ILI, 1×invertor f) ništa od navedenoga
12	Kako glasi minimalna lista osjetljivosti bloka process koji opisuje bistabil D okidan rastućim bridom signala takta? Bistabil još ima asinkrone ulaze za postavljanje i brisanje. a) D, clk c) clk e) D, clk, set b) clk, clr, set d) clr, set f) ništa od navedenoga
13	Uporabom dvoulaznih konfigurabilnih logičkih blokova temeljenih na multipleksoru i preglednoj tablici ostvarena je funkcija f , prema slici. Ulaz X_1 CLB-a dovodi se na adresni ulaz veće težine multipleksora. O kojoj se funkciji radi? a) $\overline{A}\overline{B} + AB + \overline{C}D$ b) $\overline{A}\overline{B} + A\overline{B} + \overline{C} + \overline{D}$ c) $\overline{A}\overline{B} + AB + \overline{C} + \overline{D}$ d) $\overline{A}\overline{B} + \overline{B}CD$ e) $AB + \overline{AC}D$ f) ništa od navedenoga

14	<p>Na raspolaganju je troulagzni CLB temeljen na preglednoj tablici, multipleksoru i bistabilu D. Na ulaz CLB-a X_2 spojen je signal A, na X_1 spojen je signal B. Izlaz CLB-a izvana je spojen na ulaz X_0. Potrebno je konfigurirati CLB tako da on ostvari bistabil čija je jednadžba promjene stanja:</p> $Q^{n+1} = \overline{A} \cdot \overline{Q}^n + B$ <p>Napomena: ulaz X_2 za multipleksor predstavlja adresni ulaz najveće težine.</p> <p>Sadržaj LUT-a je:</p> <table style="width: 100%; border: none;"> <tr> <td>a) 11000011</td> <td>c) 01011100</td> <td>e) 01110001</td> </tr> <tr> <td>b) 11001100</td> <td>d) 10110011</td> <td>f) ništa od navedenoga</td> </tr> </table>			a) 11000011	c) 01011100	e) 01110001	b) 11001100	d) 10110011	f) ništa od navedenoga
a) 11000011	c) 01011100	e) 01110001							
b) 11001100	d) 10110011	f) ništa od navedenoga							
15	<p>Sklop za izdvojeno generiranje prijenosa generira bitove prijenosa c_0, c_1, c_2 i c_3. Prema kojem algebarskom izraz se generira c_2?</p> <table style="width: 100%; border: none;"> <tr> <td>a) $g_2 p_3 + g_1 p_2 + g_0 p_2 p_1$</td> <td>c) $g_2 + g_1 p_2 + g_0 p_2 p_1$</td> <td>e) $g_2 + g_1 p_1 + g_0 p_2 p_1$</td> </tr> <tr> <td>b) $g_2 + g_1 p_2 + g_0 p_2$</td> <td>d) $g_2 p_2 + g_1 p_1$</td> <td>f) ništa od navedenoga</td> </tr> </table>			a) $g_2 p_3 + g_1 p_2 + g_0 p_2 p_1$	c) $g_2 + g_1 p_2 + g_0 p_2 p_1$	e) $g_2 + g_1 p_1 + g_0 p_2 p_1$	b) $g_2 + g_1 p_2 + g_0 p_2$	d) $g_2 p_2 + g_1 p_1$	f) ništa od navedenoga
a) $g_2 p_3 + g_1 p_2 + g_0 p_2 p_1$	c) $g_2 + g_1 p_2 + g_0 p_2 p_1$	e) $g_2 + g_1 p_1 + g_0 p_2 p_1$							
b) $g_2 + g_1 p_2 + g_0 p_2$	d) $g_2 p_2 + g_1 p_1$	f) ništa od navedenoga							
16	<p>Prikazan je ponašajni model nekog sklopa u jeziku VHDL. Struktturni model tog sklopa, izведен pomoću minimalnog broja dvoulaznih I-sklopova i dvoulaznih ILI-sklopova (invertori nisu na raspolaganju), ukupno sadržava:</p> <pre> ENTITY sklop IS PORT (a, b, c, d, e : IN std_logic; f : OUT std_logic); END sklop; ARCHITECTURE beh OF sklop IS BEGIN f <= NOT ((NOT a OR NOT b OR NOT c) AND (NOT d AND NOT e)); END beh; </pre> <p>a) dva I-sklopa, dva ILI-sklopa i jednog unutarnjeg signala b) tri I-sklopa, dva ILI-sklopa i dva unutarnja signala c) jednog I-sklopa, jednog ILI-sklopa i četiri unutarnja signala d) jednog I-sklopa, dva ILI-sklopa i dva unutarnja signala e) dva I-sklopa, dva ILI-sklopa i tri unutarnja signala f) ništa od navedenoga</p>								
17	<p>Projektant digitalnih sklopova želio je napraviti 8-bitno binarno zbrajalo. No, prilikom izrade sklopa, pogriješio je i umjesto potpunog zbrajala (F) na nekim je mjestima upotrijebio je potpuno oduzimalo (D), prema slici. Ako na ulaz takvog "zbrajala" dovedemo brojeve B5 i 64, što će biti rezultat (s)?</p> <table style="width: 100%; border: none;"> <tr> <td>a) 50</td> <td>c) 03</td> <td>e) A8</td> </tr> <tr> <td>b) C1</td> <td>d) 09</td> <td>f) ništa od navedenoga</td> </tr> </table>			a) 50	c) 03	e) A8	b) C1	d) 09	f) ništa od navedenoga
a) 50	c) 03	e) A8							
b) C1	d) 09	f) ništa od navedenoga							
18	<p>Asinkrono binarno brojilo unaprijed ostvareno je uporabom bistabila T. Bistabili imaju dodatne ulaze za postavljanje S_d koji su svi spojeni zajedno, i koriste se za skraćivanje ciklusa brojila. Ako ciklus sadrži 19 stanja a ulazi za postavljanje se aktiviraju logičkom razinom 1, koju funkciju treba ostvarivati sklop koji upravlja ulazima za postavljanje?</p> <table style="width: 100%; border: none;"> <tr> <td>a) $\overline{Q}_4 Q_3 Q_2 Q_1 Q_0$</td> <td>c) $\overline{Q}_4 \overline{Q}_3 \overline{Q}_2 Q_1 Q_0$</td> <td>e) $Q_4 \overline{Q}_3 \overline{Q}_2 Q_1 Q_0$</td> </tr> <tr> <td>b) $Q_4 \overline{Q}_3 \overline{Q}_2 Q_1 \overline{Q}_0$</td> <td>d) $Q_4 \overline{Q}_3 Q_2 \overline{Q}_1 \overline{Q}_0$</td> <td>f) ništa od navedenog</td> </tr> </table>			a) $\overline{Q}_4 Q_3 Q_2 Q_1 Q_0$	c) $\overline{Q}_4 \overline{Q}_3 \overline{Q}_2 Q_1 Q_0$	e) $Q_4 \overline{Q}_3 \overline{Q}_2 Q_1 Q_0$	b) $Q_4 \overline{Q}_3 \overline{Q}_2 Q_1 \overline{Q}_0$	d) $Q_4 \overline{Q}_3 Q_2 \overline{Q}_1 \overline{Q}_0$	f) ništa od navedenog
a) $\overline{Q}_4 Q_3 Q_2 Q_1 Q_0$	c) $\overline{Q}_4 \overline{Q}_3 \overline{Q}_2 Q_1 Q_0$	e) $Q_4 \overline{Q}_3 \overline{Q}_2 Q_1 Q_0$							
b) $Q_4 \overline{Q}_3 \overline{Q}_2 Q_1 \overline{Q}_0$	d) $Q_4 \overline{Q}_3 Q_2 \overline{Q}_1 \overline{Q}_0$	f) ništa od navedenog							

19	<p>Bistabilima tipa T koji su okidani padajućim bridom signala takta ostvareno je 4-bitno asinkrono binarno brojilo unaprijed. Parametri bistabila su: $t_{db}=20\text{ns}$, $t_{setup}=10\text{ns}$, $t_{hold}=10\text{ns}$. Neposredno prije trenutka $t=100\text{ns}$ brojilo se nalazi u stabilnom stanju 15. U trenutku $t=100\text{ns}$ nastupa padajući brid signala takta. Frekvencija signala takta je 10MHz. Što ćemo očitati na izlazima brojila u trenutku $t=165\text{ns}$?</p> <p>a) 8 b) 0 c) 12 d) 10 e) 4 f) ništa od navedenog</p>											
20	<p>Memorija 256×2 bita ima $2 \frac{1}{2} D$ organizaciju. Koliko logičkih riječi u tom slučaju sadrži jedna fizička riječ, ako se na adresni dekoder retka dovodi 5 bitova adrese?</p> <table style="width: 100%; border: none;"> <tr> <td style="width: 50%;">a) jednu logičku riječ</td> <td style="width: 50%;">d) šesnaest logičkih riječi</td> </tr> <tr> <td>b) osam logičkih riječi</td> <td>e) trideset i dvije logičke riječi</td> </tr> <tr> <td>c) četiri logičke riječi</td> <td>f) ništa od navedenog</td> </tr> </table>						a) jednu logičku riječ	d) šesnaest logičkih riječi	b) osam logičkih riječi	e) trideset i dvije logičke riječi	c) četiri logičke riječi	f) ništa od navedenog
a) jednu logičku riječ	d) šesnaest logičkih riječi											
b) osam logičkih riječi	e) trideset i dvije logičke riječi											
c) četiri logičke riječi	f) ništa od navedenog											

Ako se rješavaju, sljedeća dva zadatka moraju biti riješena u unutrašnjosti košuljice, kako je napisano uz svaki od zadataka (ili se neće bodovati). Zadatci se budu jednako kao i prethodni zadatci (ali nema negativnih bodova). Zadatak mora imati prikazan postupak te konačno rješenje.

Zadatak 21. Riješiti na unutrašnjosti košuljice, s lijeve strane.

Napišite ponašajni VHDL model binarnog dekodera $1/2$ s ulazom za omogućavanje (`dekk12`). Potom uporabom tog modela napišite strukturni VHDL model binarnog dekodera $2/4$ s ulazom za omogućavanje (`dekk24`).

Zadatak 22. Riješiti na unutrašnjosti košuljice, s desne strane.

Prepostavite da na raspolaganju imate VHDL model sinkronog padajućim bridom okidanog bistabila T (nazovimo ovu komponentu `tff`). U sučelju se redom nalaze: ulaz za signal takta, ulaz T, izlaz bistabila te invertirani izlaz bistabila.

Njegovom uporabom napišite ponašajni VHDL model 3-bitnog sinkronog binarnog brojila unaprijed.