



ZIMSKI ISPITNI ROK IZ DIGITALNE LOGIKE

Grupa A

1	Oktet AC ₍₁₆₎ potrebno je zaštititi uporabom Hammingovog koda, koristeći neparni paritet. Kako glasi Hammingova kodna riječ?								
	a) 101001011100	c) 001101010011	e) 111101001100						
	b) 011101001100	d) 001101001100	f) ništa od navedenoga						
2	Broj 324 ₍₁₀₎ potrebno je kodirati kodom XS-3. Kako glasi zapis tako kodiranog broja?								
	a) 001100100100	c) 101000100	e) 101000111						
	b) 011001010111	d) 101000100111	f) ništa od navedenoga						
3	Ostvariti NI(A,B) samo funkcijom NILI. Zapis NILI(x,x) pokraćen je u NILI(x). Rješenje je:								
	a) NILI(NILI(A), NILI(B))	c) NILI(A, NILI(B))	e) NILI(NILI(A,B), B)						
	b) NILI(NILI(A,B))	d) NILI(NILI(NILI(A), NILI(B))))	f) ništa od navedenoga						
4	Koju funkciju ostvaruje sklop na slici?								
									
	a) $\sum m(2,3,4,5,6)$	c) $\sum m(0,1,3)$	e) $\prod M(0,1,6,7)$						
	b) $\prod M(1,2,3,4,5)$	d) $\prod M(1,6,7)$	f) ništa od navedenoga						
5	Kako glasi minimalni zapis funkcije $f(A, B, C, D) = \sum m(0,2,8,9,10,11,13,15)$ u obliku sume produkata?								
	a) $\bar{B} \bar{D} + AD$	b) CD	c) $\bar{A} \bar{D} + AC$	d) $AB + D$	e) $AB + C$	f) ništa od navedenoga			
6	Nakon prvog koraka metode Quine-McCluskey (konstrukcija čitave prve tablice), u tablici su kao neoznačeni ostali:								
	a) svi implikanti		d) svi primarni implikanti						
	b) svi implikanti koji nisu bitni primarni		e) isključivo svi bitni primarni implikanti						
	c) svi implikanti koji čine minimalni oblik		f) ništa od navedenoga						
7	Ako se sklopu porodice CMOS smanji napon napajanja za 10%, koliko se (približno) smije povećati frekvenciju rada a da se dinamička disipacija ne promijeni?								
	a) oko 23%	b) oko 5%	c) oko 10%	d) oko 87%	e) oko 43%	f) ništa od navedenoga			
8	Izlaz jednog logičkog sklopa spojen je na ulaze 5 drugih logičkih sklopova. Logički skloovi su iste vrste. Poznati su sljedeći parametri: $U_{OH\min} = 4,5V$, $U_{OL\max} = 1,1V$, $U_{IH\min} = 3,5V$, $U_{IL\max} = 1,5V$. Kolika je maksimalna istosmjerna smetnja uz koju će skloovi i dalje sigurno raditi ispravno?								
	a) 1V	b) 0,4V	c) 2V	d) 0,5V	e) 3V	f) ništa od navedenoga			
9	Broju $n \in \{0, \dots, 15\}$ binarno zapisanom znamenkama $n_3 n_2 n_1 n_0$ pridružuje se broj $d_3 d_2 d_1 d_0$ zapisan u Grayevom kodu. Funkcija $f(n)$ svakom n pridružuje dvije manje značajne znamenke $d_1 d_0$ pridruženog broja zapisanog u Grayevom kodu. Ovu funkciju potrebno je ostvariti permanentnom memorijom kapaciteta 8×4 i multipleksorima prema slici. Što treba upisati u memoriju na lokacije od 2 do 3? Numeracija lokacija kreće od 0 a odgovori su dani u heksadekadskom zapisu.								
	a) 8, 9	b) D, 7	c) F, C	d) C, 1	e) 4, 4	f) ništa od navedenoga			



10	Razmotrite općeniti problem realizacije triju Booleovih funkcija od 5 varijabli (sve funkcije ovise o istih 5 varijabli). Sve tri funkcije ostvarujemo jednom ispisnom memorijom dimenzija $n \times 12$; pri tome koristimo još i tri multipleksora 4/1: na podatkovne ulaze prvog dovedeni su podatkovni izlazi d_0-d_3 memorije, na podatkovne ulaze sljedećeg izlazi d_4-d_7 memorije te na podatkovne ulaze posljednjeg d_8-d_{11} memorije. Na izlazima multipleksora očitavamo tražene funkcije. Koliko minimalno adresnih bitova treba imati razmatrana ispisna memorija?
	a) 2 b) 5 c) 3 d) 32 e) 12 f) ništa od navedenoga
11	Na raspolaganju je 8-bitno paralelno zbrajalo na čije su ulaze dovedena dva broja. Ako su kašnjenja pojedinog potpunog zbrajala $t_{dS}=6\text{ns}$ (bit sume) i $t_{dC}=4\text{ns}$ (bit prijenosa), koliko iznosi ukupno kašnjenje sklopa?
	a) 34ns b) 46ns c) 48ns d) 32ns e) 38ns f) ništa od navedenoga
12	Što vrijedi kod sklopa za zbrajanje izvedenog uporabom izdvojenog generiranja prijenosa?
	a) generirajući član u potpunom zbrajalu računa se kao $a_i + b_i$ b) propagirajući član u potpunom zbrajalu računa se kao $\bar{a}_i \cdot b_i$ c) uz veći broj bitova pribrojnika, kašnjenje je veće nego kod korištenja običnog zbrajala d) vrijeme izračuna rezultata zbrajanja ne ovisi o broju bitova pribrojnika e) prijenosi za potpuna zbrajala pojavljuju se od prvog prema zadnjem, svaki uz neko kašnjenje f) ništa od navedenoga
13	Sklop za posmak je prikazan shemom. Na adresne ulaze sklopa (A_1A_0) dovedena je kombinacija 01. Koji od ponuđenih podataka treba dovesti na ulaz sklopa $DI_3DI_2DI_1DI_0$ da bi se na izlazu dobila kombinacija 1101?
	<p>The logic diagram illustrates a 4-bit adder with carry lookahead. It consists of four full adders (FA) and four half adders (HA). The inputs are DI_3, DI_2, DI_1, DI_0 (MSB to LSB) and A_0, A_1 (MSB to LSB). The outputs are DO_0, DO_1, DO_2, DO_3 (LSB to MSB). The connections show how each full adder's carry output is connected to the next full adder's carry input, and how each full adder's sum output is connected to the next full adder's sum input. The half adders handle the least significant bits.</p>
	a) 1101 b) 1010 c) 1110 d) 0110 e) 0011 f) ništa od navedenoga
14	Zadan je dijagram stanja automata na slici. Stanja su kodirana na sljedeći način: 00=Game over, 01=Main menu, 10=Game paused, 11=Game running. Ulaz je označen slovom I ; izlaz je naveden u uglatim zagradama. Automat je potrebno ostvariti pomoću dva bistabila D (B_1 i B_0). Na ulaz D bistabila B_1 potrebno je dovesti:
	<pre> graph TD MM((Main menu [⊕])) -- 0 --> GO((Game over [⊖])) MM -- 1 --> GR((Game running [☺☺])) GO -- 0 --> GR GO -- 1 --> GP((Game paused [⊖])) GR -- 0 --> GP GR -- 1 --> MM GP -- 1 --> MM GP -- 0 --> GO </pre> <p>The state transition diagram shows four states: Main menu, Game over, Game running, and Game paused. Transitions are as follows: Main menu to Game over on input 0, Main menu to Game running on input 1, Game over to Game running on input 0, Game over to Game paused on input 1, Game running to Game paused on input 0, Game running to Main menu on input 1, Game paused to Main menu on input 1, and Game paused to Game over on input 0.</p>
	a) $IQ_1\bar{Q}_0$ b) $I\bar{Q}_1Q_0$ c) IQ_1Q_0 d) $\bar{Q}_1 + IQ_0$ e) $Q_1\bar{Q}_0 + IQ_0$ f) ništa od navedenoga
15	Potrebno je realizirati dekodersko stablo sa šest adresnih ulaza. Na raspolaganju su dekoderi 2/4. Koliko dekodera 2/4 je potrebno?
	a) 13 b) 15 c) 25 d) 17 e) 21 f) ništa od navedenoga

24	Memorija kapaciteta 256×2 bita ima $2^{1/2}D$ organizaciju gdje jednu fizičku riječ čini osam logičkih riječi. S koliko se bitova adresira dekoder retka?					
	a) 32	b) 16	c) 8	d) 2	e) 5	f) ništa od navedenoga

Zadatak 25 potrebno je riješiti na lijevoj, a zadatak 26 na desnoj strani unutrašnjosti košuljice. Oba zadatka ručno se pregledavaju i boduju te kod njih nema negativnih bodova.

25	Troulazni konfigurabilni logički blok (CLB) sklopa FPGA temeljen na preglednoj tablici (LUT-u) i bistabilu tipa D u VHDL-u je modeliran sklopom <code>clb</code> čije je sučelje dano u nastavku.
	<pre>ENTITY clb IS PORT (a: in std_logic_vector(2 downto 0); lut: in std_logic_vector(0 to 7); s, clk: in std_logic; q: out std_logic); END clb;</pre> <p>Pri tome, ako je $s=0$, na izlaz CLB-a se propušta izlaz LUT-a dok se za $s=1$ na izlaz propušta izlaz bistabila. Uporabom tih komponenti ostvaren je sklop <code>automat</code> čiji je model prikazan u nastavku.</p> <pre>ENTITY automat IS PORT (a, clk: in std_logic; o: out std_logic); END automat;</pre> <pre>ARCHITECTURE arch OF automat IS SIGNAL q: std_logic_vector(1 downto 0); SIGNAL x: std_logic_vector(2 downto 0); BEGIN x <= a & q(1) & q(0); clb0: ENTITY work.clb PORT MAP (x, "10101010", '1', clk, q(0)); clb1: ENTITY work.clb PORT MAP (x, "01101001", '1', clk, q(1)); clb2: ENTITY work.clb PORT MAP (x, "11001100", '0', clk, o); END arch;</pre> <p>Uz prepostavku da je stanje S_i kodirano binarnom reprezentacijom od i, nacrtajte dijagram promjene stanja ovog automata.</p>

26	Na raspolažanju je komponenta <code>posmreg</code> (posmačni registar s paralelnim izlazima koji posmiče od q_2 prema q_0). Sučelje sadrži ulaz <code>clk</code> za signal takta, serijski ulaz <code>sin</code> te izlaz <code>q</code> : <code>std_logic_vector(2 downto 0)</code> , tim redoslijedom. Na raspolažanju je i <code>mux41</code> (multipleksor 4/1) čije se sučelje sastoji od podatkovnih ulaza <code>d: std_logic_vector(0 to 3)</code> , adresnih ulaza <code>a: std_logic_vector(1 downto 0)</code> , te izlaza <code>y</code> , tim redoslijedom. Tom komponentom ostvareno je sinkrono brojilo čiji je VHDL opis dan u nastavku.
	<pre>ENTITY brojilo IS PORT (clk: in std_logic; o: out std_logic_vector(2 downto 0)); END brojilo;</pre> <pre>ARCHITECTURE arch OF automat IS signal q: out std_logic_vector(2 downto 0); signal d: out std_logic_vector(0 to 3); signal a: out std_logic_vector(1 downto 0); signal sin, nq: std_logic; BEGIN pr: ENTITY work.posmreg PORT MAP (clk, sin, q); mu: ENTITY work.mux41 PORT MAP (d, a, sin); a <= q(2) & q(1); nq <= not q(0); d <= nq & nq & q(0) & nq; o <= q; END arch;</pre> <p>Projektirajte brojilo koje obavlja identičnu funkcionalnost uporabom tri bistabila T i minimalnog broja osnovnih logičkih sklopova (<i>pažnja</i>: izlazi bistabila moraju ujedno biti i izlazi čitavog brojila). Kao rješenje zadatka nacrtajte shemu projektiranog sklopa.</p>