


## ZAVRŠNI ISPIT IZ DIGITALNE LOGIKE



### Grupa B

1.	<p>Kontinuirano brojeći (slijedni) A/D pretvornik radi na frekvenciji 1 kHz. Kvant pretvornika iznosi 0,25V. Na ulazu se u trenutku <math>t_0=0</math> nalazi napon od 0V i očitana vrijednost je 0. Od trenutka <math>t_0=0</math> do trenutka <math>t_1=20\text{ms}</math> na ulazu se napon linearno povećava do 12,4V. Od trenutka <math>t_1</math> nadalje ulazni napon ostaje konstantan. Kada će vrijednost koju generira A/D pretvornik doseći ili premašiti vrijednost ulaznog napona od 12,4V? Prva korekcija vrijednosti brojila u A/D pretvorniku događa se po isteku prve perioda signala takta, a brojanje kreće od vrijednosti 0.</p> <p>a) 200 ms    b) 5 ms    c) 20 ms    d) 500 ms    e) 50 ms    f) ništa od navedenoga</p>											
2.	<p>Univerzalni sklop NILI u tehnologiji CMOS (pozitivna logika) je izведен pomoću:</p> <table style="width: 100%; border: none;"> <tr> <td style="width: 50%;">a) PDN = paralelno spojeni NMOS PUN = paralelno spojeni PMOS</td><td style="width: 50%;">d) PDN = paralelno spojeni NMOS PUN = paralelno spojeni PMOS</td></tr> <tr> <td>b) PDN = paralelno spojeni NMOS PUN = serijski spojeni PMOS</td><td>e) PDN = paralelno spojeni NMOS PUN = paralelno spojeni NMOS</td></tr> <tr> <td>c) PDN = serijski spojeni NMOS PUN = paralelno spojeni PMOS</td><td>f) ništa od navedenoga</td></tr> </table>						a) PDN = paralelno spojeni NMOS PUN = paralelno spojeni PMOS	d) PDN = paralelno spojeni NMOS PUN = paralelno spojeni PMOS	b) PDN = paralelno spojeni NMOS PUN = serijski spojeni PMOS	e) PDN = paralelno spojeni NMOS PUN = paralelno spojeni NMOS	c) PDN = serijski spojeni NMOS PUN = paralelno spojeni PMOS	f) ništa od navedenoga
a) PDN = paralelno spojeni NMOS PUN = paralelno spojeni PMOS	d) PDN = paralelno spojeni NMOS PUN = paralelno spojeni PMOS											
b) PDN = paralelno spojeni NMOS PUN = serijski spojeni PMOS	e) PDN = paralelno spojeni NMOS PUN = paralelno spojeni NMOS											
c) PDN = serijski spojeni NMOS PUN = paralelno spojeni PMOS	f) ništa od navedenoga											
3.	<p>Koja je tvrdnja istinita?</p> <ul style="list-style-type: none"> <li>a) samo Mealyev automat ima sekvencijske i kombinacijske sklopove</li> <li>b) Mealyev i Mooreov automat imaju sekvencijske i kombinacijske sklopove</li> <li>c) samo Mooreov automat ima sekvencijske i kombinacijske sklopove</li> <li>d) Mealyev i Mooreov automat imaju samo sekvencijske sklopove</li> <li>e) Mealyev i Mooreov automat imaju samo kombinacijske sklopove</li> <li>f) ništa od navedenoga</li> </ul>											
4.	<p>Uporabom bistabila JK potrebno je ostvariti bistabil čija je jednadžba promjene stanja <math>Q_{n+1} = \overline{A} + \overline{B} \cdot Q_n</math>. Što se dovodi na ulaz K?</p> <p>a) <math>\overline{A} \cdot \overline{B}</math>    b) <math>Q_n \cdot \overline{A}</math>    c) <math>A \cdot B</math>    d) <math>\overline{A} \cdot B</math>    e) <math>A \cdot \overline{B}</math>    f) ništa od navedenoga</p>											
5.	<p>Pojednostavljeni logički blok programirljivog polja (FPGA) prikazan shemom sastoji se od pregledne tablice (LUT) s četiri ulaza, D bistabila (FF), te multipleksora. Konfiguracija pregledne tablice zadana je funkcijom LUT4 = A AND (B XOR C) AND D. Pomoću tako konfiguriranog logičkog bloka treba izvesti bistabil tipa T. Koji od ponuđenih port map izraza treba odabrati da bi sintetizator iz priloženog VHDL opisa ispravno generirao bistabil T?</p> <pre style="font-family: monospace; margin-top: 10px;"> entity t_ff is port (     t, cp: in std_logic;     q: out std_logic ); end t_ff;  architecture x of t_ff is     signal i: std_logic; begin     t_flop: entity fpga_cell port map(???);     q &lt;= i; end x;</pre>											
	<p>a) port map(cp =&gt; cp, a =&gt; '1', b =&gt; i, c =&gt; t, d =&gt; '1', sel =&gt; '1', z =&gt; i)  b) port map(cp =&gt; cp, a =&gt; i, b =&gt; t, c =&gt; '1', d =&gt; '1', sel =&gt; '1', z =&gt; i)  c) port map(cp =&gt; cp, a =&gt; t, b =&gt; i, c =&gt; '1', d =&gt; '1', sel =&gt; '0', z =&gt; i)  d) port map(cp =&gt; cp, a =&gt; i, b =&gt; t, c =&gt; '1', d =&gt; '1', sel =&gt; '0', z =&gt; i)  e) port map(cp =&gt; cp, a =&gt; t, b =&gt; i, c =&gt; '0', d =&gt; '1', sel =&gt; '1', z =&gt; i)  f) ništa od ponuđenog</p>											

6.	Kako glasi minimalna lista osjetljivosti bloka process koji opisuje bistabil JK okidan padajućim bridom signala takta? Bistabil ima još asinkrone ulaze za postavljanje i brisanje.								
	a) J, K, clr, set	c) clk, set, clr	e) clk, J, K, set						
	b) set, clr	d) clk, J, K, clr	f) ništa od navedenoga						
7.	Prikazan je blok process VHDL modela sinkronog bistabila T. Čime je potrebno zamijeniti mjesta <A>, <B> i <C> u kodu kako bi ulazi clk i set djelovali asinkrono?								
	<pre>process&lt;A&gt;     variable state: std_logic; begin     if falling_edge(cp) then         state := t xor state;         &lt;B&gt;     end if;     &lt;C&gt;     q &lt;= state after 10 ns;     qn &lt;= not state after 10 ns; end process;</pre>								
	a) <A>="(cp)", <B>="if set='1' then state := '1'; end if; if clk='1' then state := '0'; end if;", <C>="" b) <A>="(cp, clk, set)", <B>="if clk='1' then state := '0'; end if;", <C>=" if set='1' then state := '1'; end if;" c) <A>="(cp)", <B>="if set='1' then state := '0'; end if; if clk='1' then state := '1'; end if;", <C>="" d) <A>="(cp, clk)", <B>="if set='1' then state := '1'; end if;", <C>=" if clk='1' then state := '0'; end if;" e) <A>="(cp, clk, set)", <B>="", <C>="if set='1' then state := '1'; end if; if clk='1' then state := '0'; end if;" f) ništa od navedenoga								
8.	Što je od sljedećega istinito?								
	a) granica dinamičke smetnje manja je od granice istosmjerne smetnje b) postoje zaštitni kodovi s redundancijom 0 (ali nude samo detekciju pogreške) c) dinamička disipacija snage proporcionalna je kvadratu frekvencije d) pogreška kvantizacije govori nam o brzini rada pretvornika e) BCD-kôd koristi manje bitova od Excess-3 kôda f) ostvarenje funkcije kao produkt suma podložno je statičkom-0 hazardu								
9.	Uporabom trobitnog posmačnog registra i multipleksora (prema slici) potrebno je ostvariti sklop koji na izlazu generira ciklus $0 \rightarrow 4 \rightarrow 2 \rightarrow 1$ (izlaz A tumačiti kao bit najveće težine). Svako nespecificirano stanje potrebno je riješiti tako da se iz njega u najmanjem broju koraka dođe u stanje 4. Što je potrebno dovesti na ulaze multipleksora? Ponuđeni odgovori navode ulaze od $d_0$ do $d_3$ , tim redoslijedom.								
	a) $\bar{C}, 0, 0, 0$ b) $C, C, 0, \bar{C}$ c) $\bar{C}, C, \bar{C}, 1$ d) $1, C, \bar{C}, 0$ e) $\bar{C}, C, 0, 0$ f) ništa od navedenoga								
10.	Neki sekvencijski sklop iste je strukture kao i sklop iz prethodnog zadatka. Na ulaze $d_0$ do $d_3$ (tim redoslijedom) dovedeno je $\bar{C}, \bar{C}, C, C$ . Utvrdite u kojem ciklusu broji to brojilo, te ima li siguran start. U ponuđenim odgovorima dan je samo dio ciklusa.								
	a) $6 \rightarrow 3 \rightarrow 5$ , nema b) $2 \rightarrow 5 \rightarrow 6$ , ima c) $4 \rightarrow 2 \rightarrow 5$ , nema d) $0 \rightarrow 4 \rightarrow 2$ , ima e) $5 \rightarrow 2 \rightarrow 1$ , nema f) ništa od navedenoga								



11.	<p>Za realizaciju binarnog asinkronog brojila koje broji u skraćenom ciklusu duljine 12 stanja na raspolaganju su padajućim bridom okidani bistabili <math>T</math> s asinkronim ulazom za brisanje koji djeluju kada im se dovede logička jedinica (svi su spojeni zajedno; označimo tu točku oznakom <math>X</math>). Brojilo treba ostvariti minimalno potrebnim brojem bistabila, pri čemu stanje 0 treba pripadati ciklusu. Pobudu za točku <math>X</math> generira kombinacijski sklop. Koju funkciju taj sklop treba ostvarivati? Prilikom očitavanja stanja izlaz <math>Q_0</math> smatra se izlazom najmanje težine.</p> <p>a) <math>Q_3 \cdot \bar{Q}_2 \cdot \bar{Q}_1 \cdot Q_0</math>      c) <math>Q_3 \cdot Q_2 \cdot \bar{Q}_1 \cdot Q_0</math>      e) <math>Q_3 \cdot \bar{Q}_2 \cdot Q_1 \cdot Q_0</math>  b) <math>\bar{Q}_3 \cdot Q_2 \cdot Q_1 \cdot \bar{Q}_0</math>      d) <math>Q_3 \cdot Q_2 \cdot \bar{Q}_1 \cdot \bar{Q}_0</math>      f) ništa od navedenoga</p>					
12.	<p>Uporabom minimalnog broja bistabila tipa <math>D</math> potrebno je ostvariti brojilo čiji je ciklus <math>0 \rightarrow 2 \rightarrow 1 \rightarrow 3</math>. Sklop ima dodatni ulaz <math>d</math> koji određuje smjer; ako je <math>d=0</math>, brojilo broji prema zadanom ciklusu, a ako je <math>d=1</math>, brojilo broji unatrag (npr. iz 2 ide u 0). Stanja su kodirana binarno. Što se dovodi na ulaz D bistabila <math>B_0</math> koji čuva izlaz najmanje težine?</p> <p>a) <math>D + Q_1 \cdot \bar{Q}_0</math>      b) <math>Q_1 \oplus Q_0 \oplus D</math>      c) <math>\bar{Q}_0</math>      d) <math>\bar{Q}_1 \cdot Q_0</math>      e) <math>Q_1 + \bar{Q}_0</math>      f) ništa od navedenoga</p>					
13.	<p>Za kod 1215 konstruiran je težinski D/A pretvornik s operacijskim pojačalom. Ako je najveći otpor u težinskoj mreži pretvornika <math>5000 \Omega</math>, izračunajte iznos otpora <math>R_f</math> u povratnoj vezi operacijskog pojačala. Poznati su sljedeći podaci: ako se na ulaz pretvornika dovede broj 7, absolutna vrijednost izlaznog napona je 2,8 V; iznos referentnog napona <math>U_{ref} = 20</math> V.</p> <p>a) <math>17 \Omega</math>      b) <math>50 \Omega</math>      c) <math>100 \Omega</math>      d) <math>140 \Omega</math>      e) <math>220 \Omega</math>      f) ništa od navedenoga</p>					
14.	<p>Uporabom 4-bitnog sinkronog binarnog brojila unaprijed i permanentnom memorijom (vidi sliku) potrebno je ostvariti sklop koji na izlazu ciklički generira slijed dekadskih znamenki od 0 do 9, pri čemu su znamenke kodirane Excess-3 kodom. Binarno brojilo ima sinkroni ulaz za resetiranje u stanje 0 (označen <i>res</i> na slici), a izvedeno je tako da se uključenjem na napajanje sigurno postavlja u početno stanje 0, kada i čitav sklop na izlazu treba generirati Excess-3 kod znamenke 0. Što je upisano u PROM na lokacije 3, 7 i 9? Sadržaj memorije u odgovorima dan je u <b>oktalnom</b> zapisu.</p> <p>a) 20, 40, 60      b) 03, 16, 22  c) 03, 16, 23      d) 03, 07, 11  e) 14, 24, 31      f) ništa od navedenoga</p>					
15.	<p>Funkcije <math>f_1</math> i <math>f_2</math> ostvarene su PLA strukturu izvedenom u tehnologiji MOSFET, prema slici. Definirajmo <math>g(x_2, x_1, x_0) = f_1 \cdot f_2</math>. Koje minterme sadrži ta funkcija?</p> <p>a) 1, 7      b) 0, 6  c) 0, 4, 6      d) 0, 1, 4, 7  e) 1, 2, 5      f) ništa od navedenoga</p>					
16.	<p>Funkcije <math>f_1(A, B, C, D) = \prod M(1, 3, 5, 6, 7, 14)</math> i <math>f_2(A, B, C, D) = \prod M(1, 3, 5, 7, 14, 15)</math> želimo ostvariti poluprogramirljivim poljem (PAL) tipa NILI-NILI minimalnih dimenzija u dvije razine logike. Koje su minimalne dimenzije sklopa? Oznaka je <math>m \times n \times k</math>, gdje je <math>m</math> broj ulaza, <math>n</math> broj NILI sklopova prvog polja te <math>k</math> broj izlaza.</p> <p>a) <math>4 \times 1 \times 2</math>      b) <math>4 \times 4 \times 2</math>      c) <math>4 \times 2 \times 2</math>      d) <math>4 \times 8 \times 2</math>      e) <math>4 \times 6 \times 2</math>      f) ništa od navedenoga</p>					



17.	Funkciju $f(n) = (n/2) + 1$ potrebno je ostvariti sklopom prema slici. Argument funkcije pri tome treba tumačiti kao cijeli broj koji može biti pozitivan ili negativan. Za zapis negativnih brojeva koristi se 2-komplement. Dijeljenje u zapisu funkcije podrazumijeva cijelobrojno dijeljenje, odnosno odsijecanje decimalnog dijela (ne radi se zaokruživanje). Što je potrebno upisati u memoriju na lokacije 3, 4 i 6? Sadržaj je ponuđen u heksadekadskom zapisu.
	a) 30,F6,AA   b) 0F,FD,01   c) FE,A1,12   d) 17,35,A8   e) 01,02,03   f) ništa od navedenoga
18.	Izlazi Y1 i Y2 nekog sklopa definirani su izrazom $Y1 \Leftarrow (\text{NOT } A \text{ AND NOT } B \text{ AND NOT } C) \text{ OR } (A \text{ AND } B \text{ AND NOT } C) \text{ OR } (A \text{ AND NOT } B \text{ AND NOT } C)$ ; $Y2 \Leftarrow A \text{ OR } B$ ; Koju će vrijednost poprimiti izlazi Y1 i Y2 ako se kao pobuda dovede $A='0'$ , $B='U'$ , $C='1'$ ?
	a) 0, U   b) U, U   c) 1, 0   d) U, 0   e) 1, U   f) ništa od navedenoga
19.	Memorija kapaciteta 8MB ima 2D organizaciju, pri čemu fizička riječ pohranjuje jedan oktet. Ako se želi napraviti memorija istog kapaciteta ali organizacije $2 \frac{1}{2} D$ kod koje je duljina linije bita 16 puta manja, koliko bitova u toj memoriji pohranjuje jedna fizička riječ?
	a) 16   b) 32   c) 64   d) 128   e) 256   f) ništa od navedenoga
20.	Zadana je funkcija $f = A\bar{B}CD\bar{G} + \bar{B}\bar{C}EF + \bar{A}BCD$ . Funkciju ostvarujemo uporabom jednog multipleksora 2/1, pri čemu na adresni ulaz dovodimo varijablu $B$ . Rezidualne funkcije ostvarujemo u obliku minimalne sume produkata. Koliko će produkata imati rezidualna funkcija koju dovodimo na podatkovni ulaz $d_1$ (podatkovni ulazi multipleksora su $d_0$ i $d_1$ )? Savjet: ne rješavati tablično!
	a) 2   b) 3   c) 7   d) 4   e) 1   f) ništa od navedenoga
21.	20 podatkovnih bitova potrebno je zaštитiti pomoću Hammingovog koda. Koliko pri tome iznosi redundancija kodiranja? Odgovori su zaokruženi na trećoj decimali.
	a) 0,200   b) 0,167   c) 0,010   d) 0,275   e) 0,021   f) ništa od navedenoga
22.	Koliko najviše smijemo povećati frekvenciju rada digitalnog sklopa ako napon napajanja smanjimo za 20%? Dinamička disipacija se pri tome ne smije povećati. Ponuđena rješenja zaokružena su na dvije znamenke.
	a) 17%   b) 48%   c) 20%   d) 56%   e) 40%   f) ništa od navedenoga
23.	Koliko bitnih primarnih implikanata ima funkcija $f(A, B, C, D) = \sum m(6, 7, 9, 11, 15)$ ?
	a) 0   b) 1   c) 2   d) 3   e) 4   f) ništa od navedenoga
24.	Koliko je minimalno potrebno bistabila tipa D da bi se ostvario sekvencijski sklop na čijem se izlazu generira ciklus: $0 \rightarrow 1 \rightarrow 2 \rightarrow 2 \rightarrow 3 \rightarrow 5$ (nakon 5 ciklus se zatvara)?
	a) 6   b) 5   c) 4   d) 3   e) 2   f) ništa od navedenoga
25.	Neka je $f = A + \bar{B}C$ . Neka je funkcija $g$ jednaka dualnoj funkciji od $f$ . Koliko maksterma sadrži funkcija $h(A, B, C) = f + g$ ?
	a) 3   b) 4   c) 5   d) 6   e) 7   f) ništa od navedenoga