


## ZAVRŠNI ISPIT IZ DIGITALNE LOGIKE

### Grupa D

1.	Izračunajte 10 komplement dekadskog broja 3472850.					
	a) 3571240		d) 7268480			
	b) 6428760		e) 5716390			
	c) 6527150		f) ništa od navedenog			
2.	Koji je rezultat zbrajanja BCD brojeva 010000110110 i 001100100111?					
	a) 011001110010		d) 011010010000			
	b) 011101100011		e) 011001100001			
	c) 011101011101		f) ništa od navedenog			
3.	Komplement funkcije $f(A,B,C,D,E)$ sadrži 5 minterma. Koliko minterma sadrži funkcija $f$ ?					
	a) 25		d) 27			
	b) 11		e) 8			
	c) 9		f) ništa od navedenog			
4.	Između dva digitalna sustava razmjenjuju se 3 poruke. Za potrebe te razmjene razvijen je zaštitni kod s ispravljanjem pogrešaka $\{0000000000, 0011001101, 1111111111\}$ . Koliko pogrešaka se minimalno mora dogoditi da bi prijemnik krivo protumačio poslanu poruku?					
	a) 1		d) 5			
	b) 4		e) 3			
	c) 2		f) ništa od navedenog			
5.	Pronađite minimalni zapis funkcije $f$ u obliku sume produkata, ako je: $f(A,B,C,D) = \sum m(7,8,10,13,15) + \sum d(2,5,9).$					
	a) $A\bar{B}\bar{C} + BC$		d) $\bar{A}C\bar{D} + AD$			
	b) $AC\bar{D} + \bar{A}D$		e) $A\bar{B}\bar{D} + BD$			
	c) $A\bar{B}\bar{D} + ABD + BCD$		f) ništa od navedenog			
6.	Neka funkcija $f(A,B,C)$ ostvarena je direktno prema izrazu $A \cdot \bar{C} + \bar{B} \cdot C$ . Koju vrstu statickog hazarda ima taj sklop, i na kojem se on prijelazu javlja?					
	a) staticki 0 hazard, prijelaz 101 u 100		d) staticki 1 hazard, prijelaz 100 u 101			
	b) staticki 1 hazard, prijelaz 101 u 100		e) staticki 1 hazard, prijelaz 001 u 101			
	c) staticki 0 hazard, prijelaz 100 u 101		f) ništa od navedenog			
7.	Multipleksorom 4/1 ostvarujemo neku funkciju $f(A,B,C,D,E,F)$ . U općem slučaju, na podatkovne ćemo ulaze tada dovoditi rezidualne funkcije od koliko varijabli?					
	a) 3		d) 2			
	b) 4		e) 1			
	c) 5		f) ništa od navedenog			

8. Sklop temeljen na ispisnoj memoriji prikazan je na slici. Programirajte ROM tako da sklop obavlja funkciju Hammingovog kodera uz uporabu parnog pariteta. Na izlazu  $h_0$  potrebno je generirati prvi zaštitni bit, a kao prvi podatkovni bit uzima se  $x_0$ . Kako glasi sadržaj lokacija 0 do 3 ROM-a? U rješenju je sadržaj lokacija očitan kao oktalni brojevi, pri čemu je  $d_5$  uzet kao bit najveće težine.



9. Tehnologijom CMOS potrebno je ostvariti funkciju  $f(A, B, C, D, E) = (\bar{A} + \bar{B}) \cdot (\bar{C} + \bar{D} + \bar{E})$ . Koliko nam treba minimalno tranzistora?

- a) 8
  - b) 16
  - c) 10
  - d) 20
  - e) 12
  - f) ništa od navedenog

10. Memorija  $128 \times 2$  bita ima  $2 \frac{1}{2}$  D organizaciju. Koliko logičkih riječi u tom slučaju sadrži jedna fizička riječ, ako se na adresni dekoder retka dovodi 5 bitova adrese?

- a) jednu logičku riječ
  - b) četiri logičke riječi
  - c) osam logičkih riječi
  - d) šesnaest logičkih riječi
  - e) trideset i dvije logičke riječi
  - f) ništa od navedenog

11. Koliko iznosi maksimalna frekvencija rada 4-bitnog sinkronog binarnog brojila s paralelnim prijenosom (prijenos je izведен sklopovima I), ako je poznato  $t_{db} = 50$  ns,  $t_{setup} = 35$  ns,  $t_{dls} = 15$  ns?

- |           |                       |
|-----------|-----------------------|
| a) 10 MHz | d) 20 MHz             |
| b) 25 MHz | e) 100 MHz            |
| c) 50 MHz | f) ništa od navedenog |

12. Pomoću 5 bistabila T izgrađeno je asinkrono binarno brojilo unaprijed. Bistabili imaju još i dodatni asinkroni ulaz za postavljanje (set, ulaz aktivan s 1), i u brojilu su ti ulazi povezani zajedno, te je na njih spojen izlaz sklopa I. Koje stanje taj sklop mora dekodirati ako se puni ciklus brojila želi skratiti za 5?

- |       |                       |
|-------|-----------------------|
| a) 27 | d) 3                  |
| b) 26 | e) 12                 |
| c) 13 | f) ništa od navedenog |

13. Uporabom sklopa PLA tipa I-ILI potrebno je ostvariti funkcije:

$$f_1(A, B, C, D) = \sum m(2, 3, 4, 5, 6, 7, 8, 9, 11, 15) + \sum d(10)$$

$$f_2(A,B,C,D) = \sum m(2,4,5,6,8,9) + \sum d(0,10)$$

Ako dimenzije sklopa PLA označimo s  $x \times y \times z$ , gdje je x broj ulaza, y broj sklopova I-polja a z broj sklopova ILI-polja, koji nam je minimalno potreban PLA?


- a)  $4 \times 5 \times 2$       d)  $4 \times 6 \times 2$   
b)  $4 \times 4 \times 2$       e)  $4 \times 3 \times 2$   
c)  $4 \times 7 \times 2$       f) ništa od navedenog

<p>14. Pogledajte stroj s konačnim brojem stanja prikazan na slici 1. Što je od sljedećega točno?</p> <ul style="list-style-type: none"> <li>a) stanja <math>S_0</math> i <math>S_1</math> su ekvivalentna</li> <li>b) stanja <math>S_2</math> i <math>S_3</math> su ekvivalentna</li> <li>c) stanja <math>S_2</math> i <math>S_5</math> su ekvivalentna</li> <li>d) stanja <math>S_2</math> i <math>S_4</math> su ekvivalentna</li> <li>e) stanja <math>S_0</math> i <math>S_6</math> su ekvivalentna</li> <li>f) ništa od navedenog</li> </ul>	
<p>15. Pogledajte stroj s konačnim brojem stanja prikazan na slici 1. Početno stanje je <math>S_0</math>. Ako se na njegov ulaz dovede niz 1, 0, 0, 1, 1, što će biti generirano na njegovom izlazu?</p> <ul style="list-style-type: none"> <li>a) 1,0,1,0,0,0</li> <li>b) 1,0,1,0,1,1</li> <li>c) 1,0,1,1,1,1</li> <li>d) 1,1,1,0,0,1</li> <li>e) 1,0,1,0,0,1</li> <li>f) ništa od navedenog</li> </ul>	
<p>16. Pogledajte stroj s konačnim brojem stanja prikazan na slici 1. Taj se stroj direktno (bez minimizacije broja stanja) ostvaruje bistabilima D. Pri tome se koriste 3 bistabila, a stanje <math>S_i</math> kodira se kao broj <math>i</math> zapisan u Grayevom kodu. Što se dovodi na ulaz <math>D_0</math> bistabila koji pohranjuje bit najmanje težine? Ulaz stroja označen je sa <math>x</math>. <math>D_0(Q_2, Q_1, Q_0, x)</math> glasi:</p> <ul style="list-style-type: none"> <li>a) <math>\sum m(0,2,3,5,7,10,11,12,13,15) + \sum d(8,9)</math></li> <li>b) <math>\sum m(0,1,4,5,10,11,12,13,14,15) + \sum d(8,9)</math></li> <li>c) <math>\sum m(1,2,3,5,6,8,10,11,12,13,14) + \sum d(8,9)</math></li> <li>d) <math>\sum m(0,1,2,5,6,10,11,12,14,15) + \sum d(8,9)</math></li> <li>e) <math>\sum m(0,2,3,4,5,7,10,11,13,15) + \sum d(8,9)</math></li> <li>f) ništa od navedenog</li> </ul>	
<p>17. Pogledajte stroj s konačnim brojem stanja prikazan na slici 1. Prisjetite se kako ste na laboratorijskim vježbama modelirali ovakav stroj (razlaganje modela stroja na 3 bloka process). Ako ulaz stroja označimo sa <math>x</math>, signal koji čuva trenutno stanje sa <math>state</math>, signal koji čuva sljedeće stanje sa <math>nstate</math>, izlaz sa <math>o</math> te takt sa <math>cp</math>, što će biti minimalna lista osjetljivosti bloka process koji određuje <math>o</math>?</p> <ul style="list-style-type: none"> <li>a) <math>cp</math></li> <li>b) <math>state, x</math></li> <li>c) <math>state</math></li> <li>d) <math>state, x, cp</math></li> <li>e) <math>state, cp</math></li> <li>f) ništa od navedenog</li> </ul>	
<p>18. Na raspolaganju je logički blok FPGA sklopa prikazan slikom. Želimo ostvariti bistabil s ulazima A i B čija je jednadžba promjene stanja:  <math display="block">Q^{n+1} = \bar{Q}^n B + A\bar{B}</math> gdje <math>Q^{n+1}</math> označava sljedeće a <math>Q^n</math> trenutno stanje bistabila. Kako treba programirati logički blok? U rješenjima je LUT očitan od <math>d_0</math> prema <math>d_7</math>.</p> <ul style="list-style-type: none"> <li>a) LUT=00011101, s=1, t=1</li> <li>b) LUT=01001101, s=1, t=1</li> <li>c) LUT=00111010, s=1, t=1</li> <li>d) LUT=00101110, s=1, t=1</li> <li>e) LUT=01100001, s=0, t=1</li> <li>f) ništa od navedenog</li> </ul>	

19.

Na sinkrono binarno brojilo spojen je D/A pretvornik. Signal takta je simetrični, poluperiode 500 µs. U trenutku t=0, brojilo se nalazi u stanju 0, i započinje poluperioda signala takta vrijednosti 0. Koji će se napon pojaviti na izlazu pretvornika u trenutku t = 1,3 ms? Za pretvornik je poznato: R = 1 kΩ, R<sub>f</sub> = 2 kΩ. Pretpostavite da izlazi brojila imaju otpor 0 Ω, te da na njegovu izlazu logička 0 odgovara naponu 0 V a logička 1 naponu +5 V.

- a) -3,125 V
- b) -3,75 V
- c) -2,5 V
- d) -1,25 V
- e) -3,3 V
- f) ništa od navedenog



20.

Jezikom VHDL modeliran je bistabil T. Blok process tog modela prikazan je desno. Kako djeluju signali *postavi* i *obrisi*: sinkrono ili asinkrono?

- a) oba djeluju sinkrono
- b) *postavi* sinkrono, *obrisi* asinkrono
- c) *postavi* asinkrono, *obrisi* sinkrono
- d) oba djeluju asinkrono
- e) nema dovoljno informacija
- f) ništa od navedenoga

```
process(cp,postavi,obrisi)
  variable stanje: std_logic := '0';
begin
  if falling_edge(cp) then
    if postavi='0' then
      stanje := '1';
    elsif obrisi='1' then
      stanje := '0';
    else
      stanje := t xor stanje;
    end if;
  end if;
  q <= stanje after 10 ns;
  qn <= not stanje after 10 ns;
end process;
```